Use "verilog -noattr" in tests/techmap/mem_simple_4x1 test (for old iverilog)
[yosys.git] / tests / sat /
drwxr-xr-x   ..
-rw-r--r-- 6 .gitignore
-rw-r--r-- 382 asserts.v
-rw-r--r-- 106 asserts.ys
-rw-r--r-- 1771 asserts_seq.v
-rw-r--r-- 551 asserts_seq.ys
-rw-r--r-- 515 counters.v
-rw-r--r-- 250 counters.ys
-rw-r--r-- 669 expose_dff.v
-rw-r--r-- 323 expose_dff.ys
-rwxr-xr-x 96 run-test.sh
-rw-r--r-- 262 splice.v
-rw-r--r-- 237 splice.ys