extract_reduce: Refactor and fix input signal construction.
[yosys.git] / tests / sva /
drwxr-xr-x   ..
-rw-r--r-- 88 .gitignore
-rw-r--r-- 350 Makefile
-rw-r--r-- 489 basic00.sv
-rw-r--r-- 386 basic01.sv
-rw-r--r-- 506 basic02.sv
-rw-r--r-- 398 basic03.sv
-rw-r--r-- 329 basic04.sv
-rw-r--r-- 471 basic04.vhd
-rw-r--r-- 413 basic05.sv
-rw-r--r-- 473 basic05.vhd
-rw-r--r-- 770 counter.sv
-rw-r--r-- 289 extnets.sv
-rw-r--r-- 1120 runtest.sh
-rw-r--r-- 505 sva_not.sv
-rw-r--r-- 256 sva_range.sv
-rw-r--r-- 259 sva_throughout.sv