soc/cores/clock: reset PLL/MMCM on all 7-series/Ultrascale with self.reset signal
-rw-r--r-- 1076 .gitignore
-rw-r--r-- 1171 .gitmodules
-rw-r--r-- 574 .travis.yml
-rw-r--r-- 3872 CONTRIBUTORS
-rw-r--r-- 1909 LICENSE
-rw-r--r-- 296 MANIFEST.in
-rw-r--r-- 5323 README
drwxr-xr-x - doc
drwxr-xr-x - litex
-rwxr-xr-x 2359 litex_setup.py
-rwxr-xr-x 1684 setup.py
drwxr-xr-x - test