intel/fs/gen4-6: Allocate registers from aligned_pairs_class based on LINTERP use.
drwxr-xr-x - .appveyor
-rw-r--r-- 496 .dir-locals.el
-rw-r--r-- 594 .editorconfig
-rw-r--r-- 24 .gitignore
-rw-r--r-- 16113 .gitlab-ci.yml
drwxr-xr-x - .gitlab-ci
-rw-r--r-- 22222 .mailmap
-rw-r--r-- 1833 .travis.yml
-rw-r--r-- 4202 Android.common.mk
-rw-r--r-- 4268 Android.mk
-rw-r--r-- 1405 CleanSpec.mk
-rw-r--r-- 1704 README.rst
-rw-r--r-- 3033 REVIEWERS
-rw-r--r-- 4714 SConstruct
-rw-r--r-- 13 VERSION
-rw-r--r-- 2505 appveyor.yml
drwxr-xr-x - bin
drwxr-xr-x - build-support
-rw-r--r-- 4355 common.py
drwxr-xr-x - docs
drwxr-xr-x - doxygen
drwxr-xr-x - include
-rw-r--r-- 59200 meson.build
-rw-r--r-- 9903 meson_options.txt
drwxr-xr-x - scons
drwxr-xr-x - src
drwxr-xr-x - subprojects