i965: Use align1 mode for barrier messages.
authorKenneth Graunke <kenneth@whitecape.org>
Sun, 15 Jan 2017 08:58:20 +0000 (00:58 -0800)
committerKenneth Graunke <kenneth@whitecape.org>
Mon, 16 Jan 2017 00:49:58 +0000 (16:49 -0800)
commit5597b2b243d96e50b4c151db8200487eae0c4997
tree2c81be09d9e5fafdcf5299b736a35fde15734cdb
parentdd39e487261990a7e7ac699d004e64dda48f08d8
i965: Use align1 mode for barrier messages.

In commit 7428e6f86ab5 we switched the barrier SEND message's
destination type to UW to avoid problems in SIMD16 compute shaders.

Tessellation control shaders also use barriers, and in vec4 mode, we
were emitting them in align16 mode.  The simulator warns that only UD,
D, F, and DF are valid destination types - UW is technically illegal.

So, switch to align1 mode.  Either mode should work fine.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>
Reviewed-by: Jordan Justen <jordan.l.justen@intel.com>
src/mesa/drivers/dri/i965/brw_eu_emit.c