i965/gen7: Fix depth buffer rendering to tile offsets.
authorEric Anholt <eric@anholt.net>
Wed, 11 Jan 2012 23:31:30 +0000 (15:31 -0800)
committerEric Anholt <eric@anholt.net>
Thu, 12 Jan 2012 20:33:55 +0000 (12:33 -0800)
commite6d6a10c5a2962f93d4adcd251b9a47a4e438121
treee96130c4e98d3a00ccad4e2272ee5b76f10b09c1
parent003dd8adf39c964d8c7beb86955a61ceb3706ebc
i965/gen7: Fix depth buffer rendering to tile offsets.

Previously, we were saying that everything from the starting tile to
region width+height was part of the limits of our depthbuffer, even if
the tile was near the bottom of the depthbuffer.  This mean that our
range was not clipping to buffer buonds if the start tile was anything
but the start of the buffer.

In bebc91f0f3a1f2d19d36a7f1a4f7c992ace064e9, this was changed to
saying that we're just rendering to a region of the size of the
renderbuffer.  This is great -- we get a range that should actually
match what we want.  However, the hardware's range checking occurs
after the X/Y offset addition, so we were clipping out rendering to
small depth mip levels when an X/Y offset was present.  Just add
tile_x/y to the width in that case -- the WM won't produce negative
x/y values pre-offset, so we just need to get the left/bottom sides of
the region to cover our buffer.

Fixes the following Piglit regressions on gen7:
    spec/ARB_depth_buffer_float/fbo-clear-formats
    spec/ARB_depth_texture/fbo-clear-formats
    spec/EXT_packed_depth_stencil/fbo-clear-formats

NOTE: This is a candidate for the 8.0 branch.
src/mesa/drivers/dri/i965/brw_misc_state.c
src/mesa/drivers/dri/i965/gen7_misc_state.c