intel/tools: Test notification subregisters
authorMatt Turner <mattst88@gmail.com>
Thu, 16 Jul 2020 06:05:30 +0000 (23:05 -0700)
committerMatt Turner <mattst88@gmail.com>
Fri, 31 Jul 2020 19:59:24 +0000 (12:59 -0700)
Reviewed-by: Sagar Ghuge <sagar.ghuge@intel.com>
Part-of: <https://gitlab.freedesktop.org/mesa/mesa/-/merge_requests/5956>

src/intel/tools/tests/gen7.5/wait.asm
src/intel/tools/tests/gen7.5/wait.expected
src/intel/tools/tests/gen7/wait.asm
src/intel/tools/tests/gen7/wait.expected
src/intel/tools/tests/gen8/wait.asm
src/intel/tools/tests/gen8/wait.expected
src/intel/tools/tests/gen9/wait.asm
src/intel/tools/tests/gen9/wait.expected

index ea69c7e049dad87ab0a1e4552e40a2e937421a5b..f94845cd8a1ea954506818a5dfbc9f4db2639f69 100644 (file)
@@ -1 +1,3 @@
 wait(1)                         n0<0>.xUD                       { align16 WE_all 1N };
+wait(1)                         n0<0>.yUD                       { align16 WE_all 1N };
+wait(1)                         n0<0>.zUD                       { align16 WE_all 1N };
index c227101e16e83a52111fd0d5236334cc3d99cfd6..036512e412f64d492d83447ec2a62929219d3070 100644 (file)
@@ -1 +1,3 @@
 30 03 00 00 00 70 01 32 00 12 00 00 04 00 6e 00
+30 03 00 00 00 70 02 32 05 12 05 00 04 00 6e 00
+30 03 00 00 00 70 04 32 0a 12 0a 00 04 00 6e 00
index ea69c7e049dad87ab0a1e4552e40a2e937421a5b..f94845cd8a1ea954506818a5dfbc9f4db2639f69 100644 (file)
@@ -1 +1,3 @@
 wait(1)                         n0<0>.xUD                       { align16 WE_all 1N };
+wait(1)                         n0<0>.yUD                       { align16 WE_all 1N };
+wait(1)                         n0<0>.zUD                       { align16 WE_all 1N };
index c227101e16e83a52111fd0d5236334cc3d99cfd6..036512e412f64d492d83447ec2a62929219d3070 100644 (file)
@@ -1 +1,3 @@
 30 03 00 00 00 70 01 32 00 12 00 00 04 00 6e 00
+30 03 00 00 00 70 02 32 05 12 05 00 04 00 6e 00
+30 03 00 00 00 70 04 32 0a 12 0a 00 04 00 6e 00
index 0c8fbc3bef493215595e480709d0db52a48c90be..14c0b678e64a71b7ff882b57a3e67afcf9e15c33 100644 (file)
@@ -1 +1,3 @@
-wait(1)                         n0<0>UD                         { align1 WE_all 1N };
+wait(1)                         n0.0<0>UD                       { align1 WE_all 1N };
+wait(1)                         n0.1<0>UD                       { align1 WE_all 1N };
+wait(1)                         n0.2<0>UD                       { align1 WE_all 1N };
index 81603b02af6e7d7fdf55d5f3d6506dfd7814ef07..31565e5049f4f04eef43f606ebeb4f58d80dd96a 100644 (file)
@@ -1 +1,3 @@
 30 00 00 00 04 00 00 32 00 12 00 38 00 00 8d 00
+30 00 00 00 04 00 04 32 04 12 00 38 00 00 8d 00
+30 00 00 00 04 00 08 32 08 12 00 38 00 00 8d 00
index 0c8fbc3bef493215595e480709d0db52a48c90be..14c0b678e64a71b7ff882b57a3e67afcf9e15c33 100644 (file)
@@ -1 +1,3 @@
-wait(1)                         n0<0>UD                         { align1 WE_all 1N };
+wait(1)                         n0.0<0>UD                       { align1 WE_all 1N };
+wait(1)                         n0.1<0>UD                       { align1 WE_all 1N };
+wait(1)                         n0.2<0>UD                       { align1 WE_all 1N };
index 81603b02af6e7d7fdf55d5f3d6506dfd7814ef07..31565e5049f4f04eef43f606ebeb4f58d80dd96a 100644 (file)
@@ -1 +1,3 @@
 30 00 00 00 04 00 00 32 00 12 00 38 00 00 8d 00
+30 00 00 00 04 00 04 32 04 12 00 38 00 00 8d 00
+30 00 00 00 04 00 08 32 08 12 00 38 00 00 8d 00