Improve AMO tests

[riscv-tests.git] / isa / rv64ua / amoxor_w.S

diff --git a/isa/rv64ua/amoxor_w.S b/isa/rv64ua/amoxor_w.S
index 2b923235a66f4c731576d107c238c2c30f9eff1e..1b305ddb7e8b6249df84b2c058421e8bdf80fdca 100644 (file)
--- a/isa/rv64ua/amoxor_w.S
+++ b/isa/rv64ua/amoxor_w.S
@@ -17,7 +17,7 @@ RVTEST_CODE_BEGIN
     li a0, 0xffffffff80000000; \
     li a1, 0xfffffffffffff800; \
     la a3, amo_operand; \
-    sd a0, 0(a3); \
+    sw a0, 0(a3); \
     nop; nop; nop; nop; \
     nop; nop; nop; nop; \
     nop; nop; nop; nop; \
@@ -28,24 +28,24 @@ RVTEST_CODE_BEGIN
     amoxor.w   a4, a1, 0(a3); \
   )
 
-  TEST_CASE(3, a5, 0xffffffff7ffff800, ld a5, 0(a3))
+  TEST_CASE(3, a5, 0x7ffff800, lw a5, 0(a3))
 
   # try again after a cache miss
-  TEST_CASE(4, a4, 0x000000007ffff800, \
+  TEST_CASE(4, a4, 0x7ffff800, \
     li  a1, 0xc0000001; \
     li  a4, 16384; \
     add a5, a3, a4; \
-    ld  x0, 0(a5); \
+    lw  x0, 0(a5); \
     add a5, a5, a4; \
-    ld  x0, 0(a5); \
+    lw  x0, 0(a5); \
     add a5, a5, a4; \
-    ld  x0, 0(a5); \
+    lw  x0, 0(a5); \
     add a5, a5, a4; \
-    ld  x0, 0(a5); \
+    lw  x0, 0(a5); \
     amoxor.w a4, a1, 0(a3); \
   )
 
-  TEST_CASE(5, a5, 0xffffffffbffff801, ld a5, 0(a3))
+  TEST_CASE(5, a5, 0xffffffffbffff801, lw a5, 0(a3))
 
   TEST_PASSFAIL