added riscv-test-env as a submodule

split out envs from riscv-tests

add accelerator disabled cause

correctly set SR_EA bit for all vector physical supervisor tests

correctly set SR_EA bit for all vector physical tests

revamp pt tests as well

hwacha virtual tests working

add hwacha exception support

disable vector bank tests

add passing physical vector tests back in

update out-of-date floating-point test in rv64uv

fix broken amoor_w rv64uv test

Merge branch 'master' of github.com:ucb-bar/riscv-tests

Benchmarks now run in user-mode.

   - Jump to main performed by eret.
   - Nano trap handler added.
   - FinishTest refactored to perform SYS_exit, placed in util.h.
   - Only SYS_exit with test_result=1 results in a passed test.
   - Any other exceptions/syscalls/test_results end program with FAILED test.
   - PCR status set to S64/U64 if compiled in 64b.

revamp hwacha tests

Re-enable virtual memory tests

New AUIPC semantics

Don't emit vector instructions for now

Add AMOXOR test

Don't build vector benchmarks for now

don't emit vvcfg for now

Add autoconf-generated configure

Reflect changes to ISA

Conflicts:

isa/Makefile

Merge pull request #1 from smirolo/configure

feature: add autoconf

Merge branch 'master' of git://github.com/ucb-bar/riscv-tests into configure

Remove JALR static hints

feature: add autoconf

removed bad mt test

multithreading tests from 152 lab 5

Don't disassemble zeros

It's gratuitous.

add failing multiply test

change riscv-isa-run to spike

use RVTEST_RV64UF macro for FPU tests

pass all FP tests if FPU not present

add first RV32 tests

add benchmarks gitignore

benchmarks initial commit

add gitignore

cleanup Makefiles in isa

add missing RVTEST_CODE_END macros

add more header information to test_macros

change label names to avoid conflicts with test code

get rid of RVTEST_PASS_NOFP

initial commit