Verify that mtval/stval is written correctly on misaligned fetch
[riscv-tests.git] / isa / rv64ud /
drwxr-xr-x   ..
-rw-r--r-- 449 Makefrag
-rw-r--r-- 1379 fadd.S
-rw-r--r-- 1055 fclass.S
-rw-r--r-- 1411 fcmp.S
-rw-r--r-- 1367 fcvt.S
-rw-r--r-- 4551 fcvt_w.S
-rw-r--r-- 1170 fdiv.S
-rw-r--r-- 1629 fmadd.S
-rw-r--r-- 1870 fmin.S
-rw-r--r-- 1028 ldst.S
-rw-r--r-- 3621 move.S
-rw-r--r-- 1686 recoding.S
-rw-r--r-- 1125 structural.S