Move the wait on "core stop" out of fetch, and into issue
authorCesar Strauss <cestrauss@gmail.com>
Fri, 5 Mar 2021 10:57:01 +0000 (07:57 -0300)
committerCesar Strauss <cestrauss@gmail.com>
Fri, 5 Mar 2021 11:06:33 +0000 (08:06 -0300)
commit27779698c0f7ff1a274768ea548db89f4d573ac0
tree630c446ae59d207a36e763dc67cb3d29a52edf78
parentb9cd0c72e0a64dd1a89db20dd6b7cce65b23052c
Move the wait on "core stop" out of fetch, and into issue

During a Simple-V loop, the fetch FSM will sit idle, unable to pause the
execution. A good alternate place to wait on "core stop" release is at
instruction end, before either fetching a new instruction, or going back
to the SV loop.

On system initialization, we need to pause as well, since there was no
instruction which ended previously.
src/soc/simple/issuer.py