add mtmsr tests (fail)

check trap compunit output properly

check msr in trap test, fix OP_RFID

add an illegal instruction trap test

set up a trap function for microcode override

big reorg on PowerDecoder2, actually Decode2Execute1Type
plan is to move the decoding of instruction fields closer to the
CompUnits

stop debug output in power_decoder

comments in power_regspec_map.py

comment on spr2, not needed

check xer_out not xer_in

split out Decode2ToExecuteType fields involving registers
into constants Decode2ToOperand

sigh read and write xer detection, fix spr and trap compunit tests

check spr1 in test spr compunit

get/set slow spr in spr test_pipe_caller

add first spr compunit test (not working yet)

add SPR test case, commented out for now

move valid signal out of Decode2ToExecute1Type and into PowerDecoder2

add slow spr regfile regspec support

remap SPR PowerISA numbers to internal SPR enum

comment out SPR for now, needs SPR regfile

add SPR compunit

missing initialisation of disasm_start

check NIA on trap fu test

OP_RFID needs to read SRR0/1, OP_SC needs to write

fix qemu trap test

cater for illegal instruction (generates a trap)

add sc back in

comments in trap about exceptions using microcoding

add pspec to test_core.py

add pspec to test_core.py

more rename spr1/spr2 to fast1/fast2

whitespace

more updating spr1/spr2 to fast1/fast2

more updating spr1/spr2 to fast1/fast2

rename spr1/spr2 to fast1/fast2 in branch

update trap docstring

use new consts module

sorting out trap fastregs

sort out trap test reg checking

resolve spr names in ISACaller

rename spr1 to fast1 in trap data

sorting out fast/spr naming

oops initialise Function Unit class with idx

add first cookie-cut test_trap_compunit.py

add gitignores

debugging decoding of SPRs (fast)

add spr test, add decode of spr in/out

add spr main stage

add spr input record

add SPR pipeline

reduce steps per stage to 8

set only div/rem supported

allow flexible selection of the types of ALUs

fix unit tests due to change in using pspec

use Mock class (more convenient)

allow ALU names to propagate through from FU to CompUnit ALU

name function unit ALUs

comment out DIV unit for now

increase combinatorial stages to 8

reduce DIV radix to 1

add DIV function unit to compunits

add trap function unit into compunits

add bare wishbone option to TestIssuer, sort out ports

use single-arg pspec for TestIssuer and Core

first experimental index.rst for sphinx documentation

add sphinx doc preliminary start

Present the ALU result only when valid_o is active

This should help to catch latching of invalid data.
Also, better demonstrates the valid / ready protocol.

whoops missed some cases in unit test changing ALUHelpers

minor reorg on how Bus and Config classes are set up

whoops swapped trap test instructions accidentally

print out msr for debug

attempting to add SPRs to rfid test

add OP_SC

trap test check results

add name "test_issuer" to ilang conversion

add in trap compunit

add rfid and td/tw trap test

continue debugging trap pipeline

debugging trap pipeline

start running trap unit test, fixing errors

add lte ltu for use by twi and other trap functions

add in pseudocode keyword into mdwn isa files

code-morph on div pipeline

add README for fu directory

use correct ALUHelpers in div test

sort out syntax errors in div

first unit test for div

update submodule to fix div bug

add ignore for parsetab.py

add autogenerated do not commit comment

update submodule to div overflow

separate out divide by zero cases

update OV and OV32 ISACaller flags if overflow occurs

attempting to add overflow setting in ISACaller

whoops, hex parser digits are in multiples of 4 bits

fetch instructions from bare wishbone fetch unit

Start with a simpler test case

Leave other variants (immediate, rdmaskn) for later.

Let p.ready_o be active while the test ALU is idle

The valid/ready protocol doesn't actually forbid p.ready_o
being active while p.valid_i is inactive. It just mean that
the ALU is idle, and is ready to accept new data.

This should help avoiding potential combinatorial loops from
p.ready_o to p.valid_i.

add cached fetch unit pass-through args

need args to WishboneArbiter, match data width size