add CR DMI interface
[soc.git] / src / soc / debug /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 12744 dmi.py