move pc_i and svstate_i inside if self.run_hdl
[soc.git] / src / soc / fu / div /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 2578 core_stages.py
drwxr-xr-x - formal
-rw-r--r-- 7102 fsm.py
-rw-r--r-- 613 input_stage.py
-rw-r--r-- 5440 output_stage.py
-rw-r--r-- 7908 pipe_data.py
-rw-r--r-- 3324 pipeline.py
-rw-r--r-- 3455 setup_stage.py
-rw-r--r-- 5484 sim_only_core.py
drwxr-xr-x - test