Allow the formal engine to perform a same-cycle result in the ALU
[soc.git] / src / soc / fu / logical /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 2711 bpermd.py
-rw-r--r-- 5009 countzero.py
drwxr-xr-x - formal
-rw-r--r-- 827 input_stage.py
-rw-r--r-- 1124 logical_input_record.py
-rw-r--r-- 4636 main_stage.py
-rw-r--r-- 713 output_stage.py
-rw-r--r-- 1499 pipe_data.py
-rw-r--r-- 1081 pipeline.py
-rw-r--r-- 2715 popcount.py
drwxr-xr-x - test