move pc_i and svstate_i inside if self.run_hdl
[soc.git] / src / soc / fu / mul /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - formal
-rw-r--r-- 1139 main_stage.py
-rw-r--r-- 907 mul_input_record.py
-rw-r--r-- 566 output_stage.py
-rw-r--r-- 1016 pipe_data.py
-rw-r--r-- 1535 pipeline.py
-rw-r--r-- 3071 post_stage.py
-rw-r--r-- 2386 pre_stage.py
drwxr-xr-x - test