wait for MMU "done" when setting PRTBL and PIDR
[soc.git] / src / soc / simple / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 14314 test_core.py
-rw-r--r-- 3388 test_issuer.py
-rw-r--r-- 1577 test_issuer_dcache.py
-rw-r--r-- 5456 test_issuer_mmu.py
-rw-r--r-- 3738 test_issuer_mmu_ifetch.py
-rw-r--r-- 3110 test_issuer_mmu_microwatt.py
-rw-r--r-- 751 test_issuer_svp64.py
-rw-r--r-- 5155 test_microwatt.py
-rw-r--r-- 13206 test_runner.py
-rw-r--r-- 2369 teststate.py