test_issuer_mmu.py: add case_5_allsprs
[soc.git] / src / soc / simple /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 28283 core.py
-rw-r--r-- 60674 issuer.py
-rw-r--r-- 5101 issuer_verilog.py
drwxr-xr-x - test