Adding a page on additional info regarding JTAG/pinmux test code
[libreriscv.git] / Cesar_Strauss.mdwn
index f700443b3a320a1450102b0260b8e25a9fdcf4c0..683c27adb1f017ec0f7dd4e94bcf78f3e509b5ab 100644 (file)
@@ -50,11 +50,6 @@ unit tests.
        <https://bugs.libre-soc.org/show_bug.cgi?id=350>  
        Priority: Medium-ish
 
-10. Find root cause of cxxsim hang  
-       <https://bugs.libre-soc.org/show_bug.cgi?id=475#c2>  
-       Status: ongoing  
-       Priority: High
-
 11. Formal Proof for CompUnit  
         <https://bugs.libre-soc.org/show_bug.cgi?id=342>
 
@@ -62,11 +57,28 @@ unit tests.
         <https://bugs.libre-soc.org/show_bug.cgi?id=565>  
         Status: in progress  
 
+13. Implement simple VL for-loop in nMigen for TestIssuer  
+        <https://bugs.libre-soc.org/show_bug.cgi?id=583>  
+        Status: in progress  
+
 ## Completed but not yet submitted:
 
 1. FSM-based ALU example needed (compliant with ALU CompUnit)  
        <https://bugs.libre-soc.org/show_bug.cgi?id=417>  
-       
+
+2. Fix MSB0 issues in the SVP64 Assembler, Simulator and Decoder  
+       <https://bugs.libre-soc.org/show_bug.cgi?id=600>
+
 ## Submitted for NLNet RFP
 
 ## Paid
+
+### NLNet.2019.10.Wishbone
+
+* [Bug #475](https://bugs.libre-soc.org/show_bug.cgi?id=475):
+  cxxsim improvements
+    * Ran several Libre-SOC tests under cxxsim
+    * Helped isolate simulator issues by extracting a MVCE
+(Minimal, Verifiable, Complete Example) in each case.
+    * paid on 2021-05-11
+    * &euro;250 out of total of &euro;1750