Fix MSB0 issues for SVP64
authorCesar Strauss <cestrauss@gmail.com>
Tue, 16 Feb 2021 17:48:33 +0000 (14:48 -0300)
committerCesar Strauss <cestrauss@gmail.com>
Tue, 16 Feb 2021 21:45:46 +0000 (18:45 -0300)
commit5ddbf2700780ecada5285b722025452641a28b0f
treeccc1a943f11eb5faa8a41a3c6eda94ffb71826a7
parent9932c445dbf3c707856dbe16f014fc935ab795ab
Fix MSB0 issues for SVP64

Main changes are:
1) Convert indices from MSB0 to LSB0 when extracting fields
2) Convert indices from LSB0 to MSB0 when inserting fields
3) Reorder nMigen Records to start from the LSB

This was verified by inspecting the GTKWave output for
test_issuer_svp64.py, checking the instruction memory against a manually
assembled instruction, and checking that the decoded fields correspond to
the original instruction.
src/soc/decoder/isa/caller.py
src/soc/decoder/power_decoder2.py
src/soc/sv/svp64.py
src/soc/sv/svstate.py
src/soc/sv/trans/svp64.py