r200: use common glCopyTex(Sub)Image code

r100: use common glCopyTex(Sub)Image code

radeon/r300/r600: share common glCopyTex(Sub)Image code

r600: align to r300 changes in the blit code

Pitch here means aligned width, not aligned width * bpp.

r300/r600: move some bo offsets checking to blit code

In preperation for texcopy code sharing.

r600: prepare for some code sharing

r300: check if blitting for given format is supported earlier

Prevents failing assertions at later stage.

r300: use nearest texture filtering for accelerated blits

r300: fix Y coord flipping in accelerated blits

radeon: use mesa provided _mesa_tex_target_to_face function

r300: prepare for texcopy code sharing

radeon: add blit function to vtbl

intel: Remove dead note_fence vtbl hook.

i965: Improve the hashing of brw_state_cache keys to include the cache_id.

No measurable difference on cairoperf.

i965: Remove obsolete comment about the state atoms.

i965: Upload as many VS constants as possible through the push constants.

The pull constants require sending out to an overworked shared unit
and waiting for a response, while push constants are nicely loaded in
for us at thread dispatch time.  By putting things we access in every
VS invocation there, ETQW performance improved by 2.5% +/- 1.6% (n=6).

i965: Allow for variable-sized auxdata in the state cache.

Everything has been constant-sized until now, but constant buffer
handling changes will make us want some additional variable sized
array.

intel: Use the new DRI2 flush invalidate entrypoint to signal frame done.

Previously for frame throttling we would wait on the first batch after
a swap before emitting another swap, because we had no hook after a
swap was emitted.  This meant that if an app managed to squeeze
everything it for a frame had into one batch, it would lock-step with
the GPU.  With the swapbuffers changes, we now have the entrypoint we
want.

This takes the WoW intro screen from 25% GPU idle and visibly jerky to
4-5% GPU idle and rather smooth.  Other apps such as OpenArena have
run into this problem as well.

Sun compilers now support some gcc __attribute__ values

Sun cc 5.9 and later (__SUNPRO_C >= 0x590) support __attribute__ calls
for aligned, always_inline, noinline, pure, const, and malloc.

This commit includes updates to files that were regenerated by gl_XML.py
after adding the __SUNPRO_C checks to it

Signed-off-by: Alan Coopersmith <alan.coopersmith@sun.com>
Signed-off-by: Brian Paul <brianp@vmware.com>

Check if gcc supports -fvisibility=hidden before adding to CFLAGS

Signed-off-by: Alan Coopersmith <alan.coopersmith@sun.com>

softpipe: remove redundant assignments

We initialized width/height/depth from pt->width0/height0/depth0 above.

r100/r200/r600: fix typo in 2b1d5ea4f0250a6a7fa312ced0a7af85e909381b

r100/r200/r600: check if blitting for given format is supported earlier

based on Maciej's r300 patch.

r100/r200: add blit support for ARGB4444

r60: Add relocs for CB_TILE/FRAG

as per 46dc6fd3ed5ef96cda53641a97bc68c3bc104a9f

docs: Clarify PIPE_TEXTURE_USAGE_DYNAMIC.

docs: Use proper XOR symbol.

r100: add blit support

Only enabled with KMS.

r200: add blit support

Only enabled with KMS.

docs: Spacing in TGSI formulae.

Some of those still look atrocious. :T

docs: Grammar and refs in Rasterizer.

docs: Cleanup Rasterizer a bit.

I'm getting better at this, I think.

docs: Fix terms and refs.

I fail at Sphinx-style ReST.

docs: Slowly keep fleshing out more info.

docs: PIPE_TEXTURE_USAGE info.

From IRC with Jakob.

i965: Clean up constbuf handling by splitting reladdr/non-reladdr loads.

The codepaths in the function were almost entirely different.

i965: Only set up the stack register if it's going to get used.

i965: Fix loads of non-relative-addr constants after a reladdr load.

Fixes piglit vp-arl-constant-array-huge-overwritten.

nv50: fix constant vtxattr methods

This function was untested, sorry.

nv50: make instanced drawing work with edge flags

And fix some obvious mistakes introduced in the
previous instancing commit.

nv50: cannot exit shaders on a control flow instruction

Fixes lockup triggered by this ingenious shader:
   1: CALL :3
   2: END
   3: BGNSUB ...

nv50: fix nv50_program->immd memory leak

tgsi: Fix behaviour of dimension index.

The dimension index always addresses the second-dimension axis.

tgsi: Allow TEMPORARY registers as indirect address into source operands.

tgsi: Add ureg_DECL_immediate_block_uint().

Allows declaring a contiguous block of immediates. Useful for
relative indexing.

glsl: remove __inline directive

It makes no difference with gcc -O3, for example.

st/mesa: updated comments and whitespace

st/mesa: fix memory leak in st_translate_mesa_program

Signed-off-by: Brian Paul <brianp@vmware.com>

r600: fix some warnings

r600: Update default state size to account for the new relocation

the new relocation for CB_COLOR0_FRAG & CB_COLOR0_TILE add 4
dwords to the default command stream. Increase the prediction
default size to take this into account

r6xx/r7xx: emit relocation for FRAG & TILE buffer

FRAG & TILE buffer are unused but still they need
to be associated with a valid relocation so that
userspace can't try to abuse them to overwritte
GART and then try to write anywhere in system
memory.

r600: fix shadow_ambient shader

rtype enums are different, DST_REG_OUTPUT got SRC_REG_CONSTANT in some
shaders and produced invalid output/hang
as TEX output is temp register always set out src to SRC_REG_TEMPORARY

radeong: Don't allocate HW BOs for constantbufs.

We have broken 1000 FPS. Hell yes.

Heavily inspired by Marek's patch, but using pipebuffer instead of
a roll-your-own malloc.

r300g: fix polygon offset

As per classic r300.

Not sure why glean/polygonOffset still fails, but we do emit the same register
values as in classic.

r300g: fix vertex data swizzle

r300g: do not align compressed textures to a tile size

st/egl_g3d: Clean up for x11_drawable_get_depth.

Fix a wrong comment and remove an unnecessary #include.

dri: Add an MSAA-enabled factor to DRI configs.

4 samples should be enough for GLUT to be satisfied, and I think most
of the HW that does any MSAA, can do it.

Note that any pipe that doesn't multisample can just ignore the
corresponding flag in pipe_rasterizer_state.

dri: Properly calculate number of modes for MSAA.

Split from the next patch for bisection purposes only.

radeong: Check DRM version, and report stats.

radeong: Use vram_size instead of vram_visible.

The kernel will decide on its own what to give us.

progs/egl: Pass EGLDisplay to eglCopyBuffers.

X Display was wrongly passed to eglCopyBuffers.

st/egl_g3d: Add support for eglCopyBuffers.

It uses a slow path to copy the render buffer of the surface to the
target pixmap.  We might be able to create a pipe context for
EGLDisplay's use and use a blitter context for the purpose.  It is left
for a future consideration.

st/egl_g3d: Add is_pixmap_supported to native display interface.

The function may be used to support, for example,
EGL_MATCH_NATIVE_PIXMAP and EGL_KHR_image_pixmap.

st/egl_g3d: Update validate to use an attachment mask.

A validate call asks for the buffers of a native surface.  Using a mask
to represent the interested buffers is more intuitive.  It also rules
out corner cases such as a single attachment being listed multiple
times.

st/vega: Fix window resizing with egl_g3d.

egl_g3d calls st_set_framebuffer_surface on window resize.  It updates
the renderbuffer's geometry and makes st_resize_framebuffer a no-op.
This commit improves the no-op check a little bit.  It can do better
after gallium-fb-dimensions is merged.

st/vega: Call screen->update_buffer instead of winsys->update_buffer.

This removes the last reference to winsys and is per mesa/st.

tgsi: Add missing semantic name in text parser.

This time, INSTANCEID is missing...

cso: Add set_vertex_samplers function

softpipe: Fix leak in vbuf draw module

nv50: implement instanced drawing

Too bad we don't have hw array divisors or a method for
setting startInstance.

softpipe: Move st/python's malloc winsys to softpipe

Users of softpipe can still specify thier own winsys
but now there is a default one also that uses malloc.
This allows the malloc winsys to be shared with other
users of softpipe.

st/xlib: Make glXGetProcAddressARB visible

gallium: Support swig "compiler" in p_compiler.h

i965g: Link against drm_intel instead of drm_radeon

r300g: Check for bogus texture targets.

r300g: fix the rasterization of secondary color

When the secondary color is used, the primary color must always be rasterized
regardless of whether it is used or not.

r300g: fix vertex colors with 8 bits per channel

The piglit BGRA tests pass now.

r300g: simplify is_format_supported

r300g: output texture debug messages if only RADEON_DEBUG=tex is set

r300g: move debug flags into r300_screen

r300g: disable the MIP filter for NPOT textures

Safety first.

r300g: fix the CS size when emitting invariant state

radeon_compiler: include main/compiler.h for compiler portability macros

Signed-off-by: Alan Coopersmith <alan.coopersmith@sun.com>
Reviewed-by: Corbin Simpson <MostAwesomeDude@gmail.com>

r300g: Stop using indices.

Sorry, it was a good game, but it just doesn't work.

r300g: Respect fill modes in indices fallback.

util: add generic ringbuffer utitilty

gallium: Fix uninitialized instance divisor and index.

nv50: fix tile flags for scanout tex usage

nv50: handle all and more system values

nv50: hook up geometry programs

nv50: support for geometry programs in nv50_program

nv50: get access to primitive input space

Vertex data in geometry programs is located in p[] space.
The base address in p[] for vertex i is located in vertex
attribute space, i.e. a[i << 2].

This means p[] is always accessed with an address register,
and I had to to mess with their allocation once again.

Also fixes negative offsets e.g. CONST[ADDR[0].x - 3].

r600: remove stray END_BATCH in blit code

draw: Fix memory leak in gs code

i965g: make xorg state tracker build i965g_drv.so

don't make modesetting_drv.so anymore

r600: improve blit support

- fill in more src/dst formats
- disable depth copies for now
- set proper data formats in render target regs
- fill in additional default state

The swizzles on some of the less used mesa formats
are probably wrong.

r600: add initial blit support

r600: add r600_blit.c

Unfinished.

nouveau: nv30: Remove useless variables fs, txp. Also do not change txf, as bit 13 is in the texture format

Signed-off-by: Patrice Mandin <patmandin@gmail.com>