invert stb/ack between add1 and add2

experimenting with dual add

trying different testing for 2nd round

use function to get chain of v/ack/stb

yippee got dual add chained together

whoops revert decode inside module FPNumIn, causing problems

add dual unit test

move unit test order

remove unneeded class declaration

add a dual-chained add experiment

store logic-test conditions in intermediates

isolate inputs and outputs in FPGetA class

FPADD need no longer be derived from FPBase

remove explicit code-adding of states, use for-loop instead

move putz to separate class

move pack to separate class

move corrections to separate class

move rounding to separate class

move normalisation stages to separate classes

move add1 stage to separate class

add comment

split out add0 stage into separate class

move align to separate class

create separate denormalisation class

move special cases to separate state class

move get_a and get_b to their own classes

Remove coments with verilog code

split denormalisation to separate state

latch into FPNumIn within module

create separate modules for fpnum in and out

make module out of overflow class

create module for FPNum

reset allowed on FPop, not on FPNum

store roundz test in comb variable

store testing of nan/inf/zero in comb Signals

move setting of stb into else block

reset_less on signals that do not need it

reorganise unit test single to do much more comprehensive test cases.

specific edge cases on the exponent are covered, with random mantissas:
-126, -127, 127, 128

take out FP16 non-canonical NaN weirdness for now

add corner-cases +/-0 + NaN

add FP16 add unit test

INF + -INF bug

whoops FP16 mantissa off-by-one

remove hard-coded width

add FP16 format

add shift up multi function

add extra regression tests (a + -a) for add

comment for a + -a special case add

add 64 bit mul unit test

whoops, off-by-one in use of mw, in multiply_1 stage

whoops, messing up on m_width *sigh*

use double run_corner_cases function in add unit test

add corner case unit test function

doh! use z mantissa width to specify product width.
also take out hard-coded numbers, ready for 64 bit

use common run_corner_cases function

use common run_corner_cases function

add mul unit test

special cases, sign of zero and inf matters: a.s ^ b.s

missed indentation of if statements in special cases

of.guard, of.round, of.sticky - of is a class with members "guard, round etc"

m.next not m.next +=

whoops, self.width not self.m_width

add corner case unit test function

diff on div and mul shows corrections stage missed out

use get_op functions, easier to do

product in multiply, not tot (was from add)

corrections in whitespace due to use of tabs

mul needs FPNum mantissa to be 24-bit on a and b, set 2nd arg False

add requirements (dependencies)

quite a lot of corrections to div special cases

add regression test on div

remove zeroing bugfix correction, not needed any more

split out edge cases from unit tests into common files

add operator argument to unit tests

add div unit tests

split out common double-precision unit test code

split out common double-precision unit test code

split out common unit test code

split out unit test common code

whoops wrong gitignore path

add jon dawson add64 unit tests

add comment for random number tests

test case fail, 2 numbers exceeded -INF but +ve INF was returned

whoops set mantissa = -127 instead of exponent... oops...

fix unit test use of xrange, replace with range

fix a - b = zero by adding special case

add unit tests

use straight << and >> operator instead of multi-level Mux

add .gitignore

Finished the module states and added __main__

Add more special cases to the module

Added comment to explain a case

Translated more of the special cases to nmigen

Translated some of the special cases to nmigen

Started to build module using functions instead plain translation from verilog to nmigen

Started to translate special cases

Done unpack in nmigen

add unit tests that push the mantissa to zero or close to zero

add TODO comment

test single-cycle align phase on 64-bit add