found 64-bit MUL bug too

implement fixed_rsqrt

implement fixed_sqrt

added tests for rest of Fixed

add more tests

update comment

add comments

comments

add diagram explaining chain / pipe relationships

update comments

non-begin, non-end mode involves FPDivStage0Data

put in place infrastructure for dropping in INT div unit

number of combinatorial stages specified as an argument to FPDivStages
start mode does initial conversion from pre-normalised format
not-start and not-end mode inputs Q/Rem data and outputs Q/Rem data
end mode converts Q/Rem data to format needed for post-normalisation

fix names

add Fract class

integer division algorithm works

add comments

add comments on parameters

add comments on parameters

add comments on parameters

quick debug session on FP div stub pipeline

put in TODO divstages list

whoops missed a cookie-cut rename

add div1 and div2 cookie-cut with TODO messages

add cookie-cut div0.py pipeline stage class

add comment, link to bugreport

add cookie-cut FPDIV

add cookie-cut test_fpdiv_pipe.py

add cookie-cut fpdiv pipeline.py

remove unneeded imports

add fpdiv specialcases

move comment

got fpdiv FSM operational

bug, 0xe225 0x8181 0x249f returns 0x249e

fpmul specialcase, nan x nan returns 0 nan

get fp mul pipe working using new FPNumBaseRecord

make overflow roundz a property (Overflow no longer a module)

fix up FPNumBase by creating a Record class (not derived from Elaboratable)
that is passed in where it is needed

reduce max count from 1000 to 10

add in missing modules

switch off specallocate in fpadd statemachine

add elaboratables

create FPNumBaseRecord

whitespace

elaboratable cases

temporarily disabled sfpy dependency for now

use PYTHON3 ?= "python3" instead of hard-coded python3 cmd

allow SRLatch to be multibit

use boolean version of SRLatch, suitable for multi-bit now

make qlq output q | q_int

put internal state out as part of latch api

add comments on convenience names

add helper routine for creating latched registers

add a jk latch (as a comment), TODO

Fix exponent offsets

Removed the errors made in previous commit

correct name on RecordObject

Updated Inf and NaN parts  of normalise function

moving scoreboard code to soc repo

add combined int/fp issue unit

corrections to ld-st cell and sparse-matrix

add some comments to fsqrt

add issue unit

Added secial cases for normalization function

generalise the function unit module, create some derivative classes
* IntFnUnit
* FPFnUnit
* LDFnUnit
* STFnUnit

provide array-selector on inputs

update notes, dest/src1/src2 are BINARY encoded

add global pending collator

use shadow submodule instead of in fn unit

whoops duplicate signal

add shadow_fn.py, split out from function unit

add comments

LD/ST latches are async (clockless)

update docstrings

put OR-accumulator in LD/ST dep cell for ld-hold-st/st-hold-load

add LD/ST Matrix (actually sparse matrix, aka straight 1D array)

add LD/ST dependency cell

add comment back in about load/store shadow-hold

slightly simplify SRlatch

add shadow capability to function unit

add SRlatch async mode

add group picker

add notes

correct page num and section num

add integer function unit

minor reorg of latch

add FU-FU Dependency Matrix

add function unit dependency cell

add function unit picker vector

dependency matrix (Reg to FU)

add function unit read/write pending

add regfile selection

add dependence cell scoreboard from 11.4.7

add (synchronous) latch

fix up fadd state machine

add test on fp16/32/64 for mul and div

split out InputTest code into separate fpmux.py

got fpmul working (potential bug in softfloat NaN handling)

fix multiply bit-width

debug fpmul pipeline

add mul pipeline based on add