bcd.mdwn: fix cdtbcd operands

fixedlogical.mdwn: fix bpermd operands

pagereader: validate input

remove space from arguments in popcnt, should not have been there

Revert "format code"

This reverts commit 61faa7c3c443a260eaeb58b111ebd464a2031e06.

Revert "fix comment location"

This reverts commit 2ba62128ffb197e41a9a7b518a915ebe839d8a71.

Revert "use a decorator for constructing CUSTOM_INSNS"

This reverts commit 63fd4ebc03ea0a7d51a1cf8d215affe45e0f0b33.

Revert "make sv.instr use CUSTOM_INSNS by default for assembling instr"

This reverts commit 9be3b61b6a3037fdcf087f692e9145678e571a35.

Revert "switch ci tests to verbose"

This reverts commit 4053433d420915d9cb777f62fdc10d0b29178dda.

Revert "remove dead code, sv.svstep and sv.fcoss are now handled by CUSTOM_INSNS"

This reverts commit cfd0215fc6f716317eb22d04d965028eb794965b.

Revert "remove fuck-up by programmerjake not reading the specification for svstep"

This reverts commit 1a06aea1fe266a75af713ac9815306696a1ffa4e.

remove fuck-up by programmerjake not reading the specification for svstep
https://libre-soc.org/openpower/sv/svstep/

correct the bitmanip pseudocode to remove spaces from instruction declarations
ternlogi RT,RA,RB,TLI not ternlog RT,   RA,     RB,     TLI

pagereader.ISA: support iteration

pysvp64dis: stop interation upon empty suffix

power_insn: fix Fields methods

selectable_int: support slicing by iterable

remove dead code, sv.svstep and sv.fcoss are now handled by CUSTOM_INSNS

switch ci tests to verbose

make sv.instr use CUSTOM_INSNS by default for assembling instr

use a decorator for constructing CUSTOM_INSNS

fix comment location

format code

svp64dis: simplify database lookups

power_insn: fix representation

power_insn: remove obsolete comment

pysvp64dis: remove obsolete imports

power_insn: rename unit field to function

power_insn: convert PO field name to lower case

add a "ffmadds." test, not yet actually checking Rc=1

remove insertion of instruction as a comment

gaah what a frickin mess

fix test_issuer.py nosvp64 mul, "mullw." was getting
XER.SO override into handle_comparison when it should not

sv_binutils: hack

sv_binutils: remove unused imports

sv_binutils: generate instruction getters/setters

sv_binutils: perform massive refactoring

selectable_int: deprecate obsolete mappings

sv_binutils: deprecate obsolete fields

caller.py: switch to new fields

pysvp64asm: switch to new fields

power_fields: support traversal

power_insn: simplify fields

selectable_int: support FSI integer conversion

selectable_int: introduce more checks

selectable_int: fix FSI negate method

power_insn: switch to new fields

power_fields: introduce new-style fields classes

power_fields: move BitRange to selectable_int

selectable_int: support FSI.__len__ method

selectable_int: fix check on SI constructor

Specifying the number of bits *is* allowed, it should mean "override
the length". More unit tests need running to confirm.

selectable_int: refactor fields mappings

power_insn: decouple instruction classes

selectable_int: canonicalize indentation

pysvp64dis: provide BC mode sketch

selectable_int: allow further fields slicing

selectable_int: support fields boolean check

selectable_int: allow multi-level fields

pysvp64asm: clean import directives

pysvp64dis: refactor inheritance model

pysvp64dis: introduce disassemble routine

pysvp64dis: consider instruction name

pysvp64dis: consult the instruction database

pysvp64dis: accept SelectableInt as an Instruction

selectable_int: support int casts

power_insn: rename Instruction to Record

power_insn: fix opcode-based lookups

pysvp64dis: introduce Suffix helper class

pysvp64dis: introduce global cached insn database

pysvp64dis: refactor prefix handling

selectable_int: fix multi-dimensional mappings

add some debug logs to SelectableInt to help track down what is going on

whitespace - keep to under 80 chars

pysvp64dis: introduce Prefix and RM classes

selectable_int: refactor mappings

pysvp64dis: dump to output file; use explicit arguments

selectable_int: allow fields-based instantiation

selectable_int: inherit mapping bits

selectable_int: strengthen type checks

pysvp64dis: refactor classes; use fields helpers

pysvp64dis: fix prefix/suffix properties

selectable_int: support fields comparisons

pysvp64asm: uncomment the remapped instructions

add setvl and other sv* management instructions to the list
for which OE is ignored.
https://bugs.libre-soc.org/show_bug.cgi?id=914
really the solution here is to add a new CSV column, OE

add logging into ISACaller.handle_overflow to see what gets set

switch off XER.so reading on "setvl.", it makes no sense
https://bugs.libre-soc.org/show_bug.cgi?id=914

Revert "support assembling svp64 instructions with custom suffixes, like sv.maxu"

This reverts commit 0e80cab3b809d432354ca05464e95dc53db11b64.

"sv.ffmadds." is inserted as a 32-bit operation instead of as a ".long"
"sv.ffmadds" on the other hand is correctly converted to ".long"

add two instructions demoing broken commit  0e80cab3b809d43

fix issue with cpython 3.7

svp64_utf_8_validation.py works!

support assembling svp64 instructions with custom suffixes, like sv.maxu

allow tests to pass None in order to not have to match so, ca, and ov

log memory in a more fancy format, like hexdump -C

stop printing log silence state

initialise overflow to zero in setvl, unconditionally.
add two new CTR-mode/Rc=1 setvl. tests, to confirm that overflow
does/does-not occur correctly when CTR is used as input to set VL

sigh, update setvl tests, to spec, and ISACaller
https://libre-soc.org/openpower/sv/setvl/
see Rc=1 section: it is possible to have Rc=1, RT=0, RA!=0 which
means "set VL but do not set RT" which *still* requires that Rc=1
be updated - not from RT but from VL

add setvl unit tests for overflow condition.
TODO, update spec to match: when VL attempted to be set > MAXVL

put back overflow in setvl, TODO actually set an overflow variable

okaaaay, long story. using GPR(_RT) <- something will *not* get
detected by parser.py as an output register.  therefore, the modified
registers were (SVSTATE, CTR) *not* (RT, SVSTATE, CTR).
this resulted in *SVSTATE* being tested for Rc=1, not RT.
added unit tests to catch "setvl."

Revert "fix setvl. not setting CR0 properly"

This reverts commit f48aefa37b06a398e953ce3bd877d7b2bbfb6213.

the approach of explicitly setting CR0 in pseudocode is not ok.
ISACaller.handle_comparison is the correct place to do it - and
i am not certain that there are special-cases needed (unlike svstep)