fix bigint shift tests

add test for identifying [expr] * name in parser

power_enums: support shadd/shadduw instructions

isa/caller.py: support shadd/shadduw instructions

fix dsrd, ROTL128 use 128-n not 64-n,
fix svp64 dsrd/dsld unit tests

redo sv_analysis for dsld/dsrd

fix dsrd pseudocode for new 3-in 2-out
https://bugs.libre-soc.org/show_bug.cgi?id=937#c16

sort out dsld pseudocode, creating mask is tricky

https://bugs.libre-soc.org/show_bug.cgi?id=966#c4
corrections to shadd

endeavouring to implement shift-carry-dsld

restore Z23 shadd/shadduw

redo the 3-in 1-out move of dsld/dsrd to EXT04 VA2-Form

first cut pseudocode for dsld/dsrd to be 3-in 1-out,
next is to make it 3-in 2-out

code-comments on divmod2du and maddedu are wrong
RS now defaults to RC in *both* scalar (non-SVP64) and SVP64

comments

shadd pseudocode cleanup

pysvp64asm: support shadd/shadduw instructions

pysvp64asm: introduce more flexible Z23 wrapper

test_pysvp64dis: test shadd/shadduw instructions

bitmanip.mdwn: support shadd/shadduw instructions

minor_4.csv: support shadd/shadduw instructions

add maxs. combined with cmp capability
https://bugs.libre-soc.org/show_bug.cgi?id=915

use svshape2 instead of svindex for the 4th shape
(cycling through modulo4 shifts) as there is no
change of order, svindex wastes a regfile lookup
chacha20

add extra pysvp64dis tests for divmod2du and maddedu

argh, extremely annoying: 4-operand dsld/dsrd is not possible to
have EXTRA3, therefore it fails as a bigint operation. reverting

remove redundant case_dsrd3

bigint shuffle
* divmod2du moves to XO=58 (from XO=52)
* dsld/dsrd become Rc=1 and move to XO=52-55 in VA2-Form
* dsld/dsrd pseudocode no longer is overwrite with "sm" mode
* Z23 "sm" removed from fields.txt

fix get_masked_reg and add test

format code removing unused imports

code-comments

add 2nd outer loop, CTR 2 rounds, in chacha20 test

move chacha20 to separate test, set/get masked regs to ISACaller

move HASK, ROTL32, ROTL64, MASK32, into helper class

use XLEN/2 for ROTL32 in fixedshift.mdwn

comments

add first chacha20 round test

sv_binutils_fptrans: fix registers generation

av.mdwn: fix missing bmask operand

TODO, sort out remap indices order

add test for scalar sv.maddedu

add missing files to .gitignore

av.mdwn: fix Rc-augmented cprop instruction

debug print correction

sigh, have to use yield from on get_out_map()

rewrite get_idx_out2 in ISACaller to split out
RS/out2 relationship

rewrite get_idx_out in ISACaller to split out
RT/out relationship

add unit test showing two svindex calls, found bugs,
needs resolving in ISACaller.  REMAP application to RA/B/C/T/S is
not properly routing

code-shuffle, rework get_idx_in() to separate out the in1/2/3 map

whoops missed an update MEM(EA...) in pifixedstore

sv_binutils_fptrans: fix opcodes mode

power_insn: really skip sv. entries for PPC database

sv_binutils_fptrans: generate all permutations

pysvp64asm: fix coding style

power_insn: skip sv. instructions in PPC database

power_insn: fix AA match

power_insn: do not allow default records

add max-with-getting-index-of vertical-first loop example

small update in the max detection code

SVP64RMModeDecode detects Post-Inc LDST-imm mode

correct comments

add in zeroing on test strncpy

remove unneeded svstate from test

add strncpy example - 6 instructions

add sv.stwu/pi example in test_sv_load_store_postinc

add ld/st-immediate "post-inc" mode support. unit test for LD

add /pi to sv/trans/svp64.py and power_insns.py

add new LD-Immediate Post constants

first working version

increase buffer size, fix svp64 address for r5

add sv.divmod2du test, inverse of the sv.madded
using the same values

comments clean-up on bigint big-mul case

whoops ea not ra in pifixedstore.mdwn

add Post-increment version of fixedstore.mdwn

add asciidump option to Mem class

whoops zero-error on masked-out

WIP: add initial AV1 SVP64 porting

move pypowersim_wrapper on its own

add experimental post-increment fixedload pseudocode

add elwidth overrides on Indexed REMAP, 8-bit example. reduces reg usage

add elwidth overrides to get_idx_out2

fix format in debug log

forgot to add offset on GPR() get

add elwidth overrides on destination (write) in ISACaller.
first two unit tests pass (sv.add/ew=8, sv.add/ew=32)

split out base,offset in register decoding for elwidth overrides to work
previously, calculating the register number was fine, it was straight
64-bit reg indexed.  however elwidths are *part-way* through registers
(packed) so need to compute the reg differently

add 8-bit elwidth alu svp64 case

add rfscv to major_19.csv, add test_pysvp64dis.py unit test

drat

add sc and scv support after moving from major.csv to extra.csv
this now involves a laborious brute-force search looking for anything
with an extra.csv path, in order to prioritise the (full) 32-bit
pattern-match over e.g. MAJOR XO=17.
attn should also work (but currently does not, no idea why, possibly
because it should actually be in major.csv?

vector name "RSp" not recognised in sv.stq, added as example

add stq to CSV files and unit test to test_pysvp64dis.py

separate out DQ and DS to separate custom_immediates
D was unhappy about being a custom_field as an immediate.
better: create SignedImmediate class deriving from ImmediateOperand

use new base-class EXTSOperand, derive from ImmediateOperand

convert TargetAddrOperand to base class EXTSOperand
(about to do DQ/DS operand)

add lq and CONST_DQ

restore tests, accidentally disabled

add CY operand to fields.txt, in Z23-Form
(missing from Power ISA v3.0B and v3.1 spec!)

add XER bits to register enums

add addex to csv and sv_analysis db. also needs CryIn.OV enum
added quick test_pysvp64dis.py test too

misnamed instruction, lfiwzx

more work on inssort. add useful reg-dump in ISACaller