Revert "fix PowerDecoder2 to properly decode scalar EXTRA2"

Luke wants all changes to EXTRA2/3 decoding to be in one commit, restore to original state

This reverts commit 630dfa6c8b6633d66d1a41368dfad927754846ed.

syscalls: support ppc/ppc64 ecall generators

syscalls: introduce ecall generator

syscalls: canonicalize entries

syscalls: reorder generic entries

syscalls: introduce generation mode

syscalls: support RISC-V architectures

use setuptools-scm from debian instead of pip

syscalls: support generic system calls

syscalls: introduce Syscall class

syscalls: fix ctypes syscall

syscalls: support identifiers iteration

syscalls: support identifiers lookup

syscalls: adjust syscall name

fix bug I noticed while reading git history

syscalls: refactor calls chain

syscalls: refactor dispatcher call arguments

syscalls: introduce dispatcher class

syscalls: generate proper name

syscalls: refactor module hierarchy

add python-based implementation of dsrd to poly1305-donna.py
and also fix "5" bug. somehow managed to put a const "4" instead of 5

illustrate the intermediary step of converting poly1305-donna.py
to a form that is "reasonably close" to how the SVP64 assembler,
using REMAP Indexed, would work.
https://bugs.libre-soc.org/show_bug.cgi?id=1157#c3 for details

Revert "syscalls: commit a couple of autogenerated tables"

This reverts commit 48ec1783c5f7cc64629fba65575db2d3881e8026.

syscalls: commit a couple of autogenerated tables

syscalls/lscmg: introduce Linux syscalls mapping generator

first revision port of https://github.com/floodyberry/poly1305-donna

to python3

make the poly1305 quick example identical to the poly1305-donna one

add a quick usage demo to poly1305.py, to serve later as a check

add implementation of poly1305 pure python
by Hubert Kario, LGPLv2.1 licensed

add code-comments to chacha20 svp64 unit test

remove OpenSSL dependency, use own SHA512 hash

add links copyright and funding notice to svp64 chacha20 test

fix PowerDecoder2 to properly decode scalar EXTRA2

https://bugs.libre-soc.org/show_bug.cgi?id=1161

add tests for checking if the simulator and assembler agree on SVP64 encodings

change registers used to avoid r13-31 which are reserved/nonvolatile

broken -- blocked on https://bugs.libre-soc.org/show_bug.cgi?id=1161

pass in stack pointer

log more register read/writes to LogKind.InstrInOuts

add copyright stuff

[skip ci]

syscall_cases: Added link to ABI and write manpage

syscall_cases: Add license, copyright, NLnet message.

WIP: Initial attempt to port ed25519 to SVP64

Need to zero homeIsaDir before use

add .gitignore files

add SVP64 256x256->512-bit multiply

generalize assemble() fn so other test cases can easily use it

syscall_cases: Aded expected values for SRR0/1, MSR, NIA. Failing.

Adding syscall ISACaller test case (not working yet).

remove grev, leaving unit tests for later use by grevlut

mark madd* as skipped in soc.git

filter out v3.1 insns when soc flag set -- soc.git doesn't yet support them

filter out addex when soc flag set

add support for filtering tests using flags

so soc.git can filter out all the insns it doesn't yet support

make soc test_pipe_caller tests pass again

pypowersim_wrapper_common.h: Home path no longer hard-coded.
chacha20/Makefile: Create bin dir if doesn't exist.

inorder.py: Moved return statements to new line.

inorder.py: Invert checks to reduce indentation.

inorder.py: Reverse pipeline processing order.

Revert "inorder.py: Use insn_trace more consistently."

This reverts commit 755b918d6dad6fc2d1a2a75beb1fdd39223679c7.

inorder.py: Use insn_trace more consistently.

inorder.py: Enough additions and fixes to get the test case to run all the way.

don't warn for directories

ignore indented comments too

demo moving pseudocode to separate file

add support for pseudocode being a [[!inline]] directive

put reason for checking for old files in error msg

move generated files to .../decoder/isa/generated

add code to check for old generated files and prompt you to remove
them, to avoid accidentally commiting them.
doesn't move all.py so we don't need to change all the imports

split testcase for separate maddrs/msubrs

fix set[n]bc[r]

don't convert CR[BI] to CR.BI

add set[n]bc[r] -- tests broken

add missing test_caller_cr.py

format code

restore use of ? : operator in bfp_ROUND_TO_BFP32/64 pseudocode

this changes it to match the PowerISA spec. better

add support for C conditional operator

its used by setbc's pseudocode and by the bfp_* functions

shortened variable names,
used itertools.product to get indentation down
used temporary variables rather than unnatural-looking indentation
replaced PHP-style string formatting with project-standard "%" format

add SVP64 test for byte reverse insns

add SVP64 tests for cfuged, cntlzdm, cnttzdm, pdepd, and pextd

format code

add pdepd/pextd

add cfuged

add cntlzdm/cnttzdm

format code

Moved maddsubrs/maddrs/msubrs instructions to separate files
As per Jacob's suggestion, simplified maddsubrs by removing masks
and fixing overflow problems.

add much more exhaustive maddrs unit tests

add much more exhaustive maddsubrs unit tests

format code

Fix failing cases, all tests pass now

add byte reverse instructions from PowerISA v3.1B

support official instructions that need .long format

revert to correct value

Unify XLEN =64 special case in the new code

Fix XLEN != 64 cases where maddsubrs fails

add fminmax tests with corresponding pseudocode fixes

update to use new fminmax instruction

leeetle bit excessive on the log of SPRs...

insndb/db: update traversal algorithm

insndb/db: introduce section command

insndb/core: hide section priority type

insndb/core: hide section opcode type

insndb/core: hide section bitsel type