update to use new fminmax instruction
authorJacob Lifshay <programmerjake@gmail.com>
Mon, 17 Jul 2023 22:49:17 +0000 (15:49 -0700)
committerJacob Lifshay <programmerjake@gmail.com>
Mon, 17 Jul 2023 22:49:17 +0000 (15:49 -0700)
openpower/isa/fptrans.mdwn
openpower/isatables/RM-1P-2S1D.csv
openpower/isatables/fields.text
openpower/isatables/minor_63.csv
src/openpower/decoder/power_enums.py
src/openpower/test/fptrans/fptrans_cases.py

index e6799bb1a72767793330bfae70e5a17b6c6d6af5..0a13b3d7724f4856fd7b3182b1997480e01b143a 100644 (file)
@@ -1442,583 +1442,75 @@ Special Registers Altered:
     VXSNAN VXISI VXIMZ
     CR1          (if Rc=1)
 
-<!-- fmin*/fmax* need to be replaced with fminmax -->
-<!-- commented for now to make encoding space for fmv/cvt -->
-<!-- # [DRAFT] Floating MINNUM08 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminnum08s FRT,FRA,FRB (Rc=0) -->
-<!-- * fminnum08s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINNUM08(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINNUM08 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminnum08 FRT,FRA,FRB (Rc=0) -->
-<!-- * fminnum08. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINNUM08(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXNUM08 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxnum08s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxnum08s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXNUM08(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXNUM08 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxnum08 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxnum08. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXNUM08(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MIN19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmin19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmin19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MIN19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MIN19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmin19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmin19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MIN19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAX19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmax19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmax19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAX19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAX19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmax19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmax19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAX19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINNUM19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminnum19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fminnum19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINNUM19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINNUM19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminnum19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fminnum19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINNUM19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXNUM19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxnum19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxnum19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXNUM19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXNUM19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxnum19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxnum19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXNUM19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINC Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmincs FRT,FRA,FRB (Rc=0) -->
-<!-- * fmincs. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINC(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINC -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminc FRT,FRA,FRB (Rc=0) -->
-<!-- * fminc. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINC(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXC Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxcs FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxcs. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXC(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXC -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxc FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxc. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXC(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGNUM08 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagnum08s FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagnum08s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINMAGNUM08(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGNUM08 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagnum08 FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagnum08. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINMAGNUM08(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGNUM08 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagnum08s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagnum08s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXMAGNUM08(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGNUM08 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagnum08 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagnum08. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXMAGNUM08(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAG19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmag19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmag19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINMAG19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAG19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmag19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmag19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINMAG19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAG19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmag19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmag19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXMAG19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAG19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmag19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmag19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXMAG19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGNUM19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagnum19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagnum19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINMAGNUM19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGNUM19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagnum19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagnum19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINMAGNUM19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGNUM19 Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagnum19s FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagnum19s. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXMAGNUM19(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGNUM19 -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagnum19 FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagnum19. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXMAGNUM19(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGC Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagcs FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagcs. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MINMAGC(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MINMAGC -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fminmagc FRT,FRA,FRB (Rc=0) -->
-<!-- * fminmagc. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MINMAGC(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGC Single -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagcs FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagcs. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- DOUBLE(bfp32_MAXMAGC(SINGLE(FRA), SINGLE(FRB))) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
-<!--  -->
-<!-- # [DRAFT] Floating MAXMAGC -->
-<!--  -->
-<!-- X-Form -->
-<!--  -->
-<!-- * fmaxmagc FRT,FRA,FRB (Rc=0) -->
-<!-- * fmaxmagc. FRT,FRA,FRB (Rc=1) -->
-<!--  -->
-<!-- Pseudo-code: -->
-<!--  -->
-<!--     FRT <- bfp64_MAXMAGC(FRA, FRB) -->
-<!--  -->
-<!-- Special Registers Altered: -->
-<!--  -->
-<!--     FPRF FR FI -->
-<!--     FX OX UX XX -->
-<!--     VXSNAN VXISI VXIMZ -->
-<!--     CR1          (if Rc=1) -->
+# [DRAFT] Floating Minimum/Maximum
+
+MM-Form
+
+* fminmax FRT,FRA,FRB,FMM (Rc=0)
+* fminmax. FRT,FRA,FRB,FMM (Rc=1)
+
+Pseudo-code:
+
+    result <- [0] * 64
+    a <- (FRA)
+    b <- (FRB)
+    abs_a <- 0b0 || a[1:63]
+    abs_b <- 0b0 || b[1:63]
+    a_is_nan <- abs_a >u 0x7FF0_0000_0000_0000
+    a_is_snan <- a_is_nan & (a[12] = 0)
+    b_is_nan <- abs_b >u 0x7FF0_0000_0000_0000
+    b_is_snan <- b_is_nan & (b[12] = 0)
+    any_snan <- a_is_snan | b_is_snan
+    a_quieted <- a
+    a_quieted[12] = 1
+    b_quieted <- b
+    b_quieted[12] = 1
+    if a_is_nan | b_is_nan then
+        if FMM[2:3] = 0b00 then  # min/maxnum08
+            if a_is_snan then result <- a_quieted
+            else if b_is_snan then result <- b_quieted
+            else if a_is_nan & b_is_nan then result <- a_quieted
+            else if a_is_nan then result <- b
+            else result <- a
+        if FMM[2:3] = 0b01 then  # min/max19
+            if a_is_nan then result <- a_quieted
+            else result <- b_quieted
+        if FMM[2:3] = 0b10 then  # min/maxnum19
+            if a_is_nan & b_is_nan then result <- a_quieted
+            else if a_is_nan then result <- b
+            else result <- a
+        if FMM[2:3] = 0b11 then  # min/maxc
+            result <- b
+    else
+        cmp_l <- a
+        cmp_r <- b
+        if FMM[1] then  # min/maxmag
+            if abs_a != abs_b then
+                cmp_l <- abs_a
+                cmp_r <- abs_b
+        if FMM[2:3] = 0b11 then  # min/maxc
+            if abs_a = 0 then cmp_l[0:63] <- 0
+            if abs_b = 0 then cmp_r[0:63] <- 0
+        if FMM[0] then  # max
+            # swap cmp_* so comparison goes the other way
+            cmp_l, cmp_r <- cmp_r, cmp_l
+        if cmp_l[0] = 1 then
+            if cmp_r[0] = 0 then result <- a
+            else if cmp_l >u cmp_r then
+                # IEEE 754 is sign-magnitude,
+                # so bigger magnitude negative is smaller
+                result <- a
+            else result <- b
+        else if cmp_r[0] = 1 then result <- b
+        else if cmp_l <u cmp_r then result <- a
+        else result <- b
+    if any_snan then SetFX(FPSCR.VXSNAN)
+    if (FPSCR.VE = 0) & ┬Čany_snan then (FRT) <- result
+
+Special Registers Altered:
+
+    FX VXSNAN
+    CR1     (if Rc=1)
 
 # [DRAFT] Floating MOD Single
 
index a9cb9c2f3027c1f3dac2f080b98162a47dd2b472..0de87cee148c426d96007f0f29232a80895f0f5c 100644 (file)
@@ -112,6 +112,7 @@ fdiv,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 fsub,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 fadd,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 fmul,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRC,0,FRA,0,FRC,FRT,0,CR1,0
+fminmax,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 0/8=fcpsgn,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 fatan2pi,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
 fatan2,NORMAL,,1P,EXTRA3,NO,d:FRT;d:CR1,s:FRA,s:FRB,0,FRA,FRB,0,FRT,0,CR1,0
index bc2c0f05a42444b018e28189fb8091fdeea93d29..609c6c49df9c9aa5cce255d95b87d756e0cb4117 100644 (file)
         are to be updated by the mtfsf instruction.
         Formats: XFL
     FMM (21:24)
-        Field used to specify minimum/maximum mode for fminmax[s].
+        Field used to specify minimum/maximum mode for fminmax.
         Formats: MM
     fmap (22:25)
         Field used to specify the CR Field set/clear map for CR Weird
index 6f1252416e3728c9b54c8eb41822d787bdd2ea34..7544b3e8e19e42454ba633d323b7ead476f178e2 100644 (file)
@@ -85,24 +85,7 @@ opcode,unit,internal op,in1,in2,in3,out,CR in,CR out,inv A,inv out,cry in,cry ou
 1010001111,FPU,OP_FPOP,NONE,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fasinh,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
 1010101110,FPU,OP_FPOP,NONE,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,facosh,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
 1010101111,FPU,OP_FPOP,NONE,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fatanh,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# fmin*/fmax* need to be replaced with fminmax https://bugs.libre-soc.org/show_bug.cgi?id=1057
-# commented for now to make space for fmv/cvt
-# 1011001100,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminnum08,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011101100,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxnum08,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011001101,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmin19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011101101,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmax19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011001110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminnum19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011101110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxnum19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011001111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminc,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1011101111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxc,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1100001110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminmagnum08,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1100001111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxmagnum08,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1101101110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminmag19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1101101111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxmag19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1110001110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminmagnum19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1110001111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxmagnum19,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1111101110,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminmagc,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
-# 1111101111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmaxmagc,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
+----010000,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fminmax,MM,,1,unofficial until submitted and approved/renumbered by the opf isa wg
 1101001111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fmod,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
 1111001111,FPU,OP_FPOP,FRA,FRB,NONE,FRT,NONE,CR1,0,0,ZERO,0,NONE,0,0,0,0,1,0,RC_ONLY,0,0,fremainder,X,,1,unofficial until submitted and approved/renumbered by the opf isa wg
 0100001110,FPU,OP_FPOP,NONE,FRB,NONE,RT,NONE,CR0,0,0,ZERO,0,NONE,0,0,0,0,0,0,RC,0,0,cffpr,XO,,1,unofficial until submitted and approved/renumbered by the opf isa wg
index 300a4653f6aa6cc2c42ea71273aa27a5ecf8c6f2..20e28ffa31754deb50e0f0832f3f83b99688aed2 100644 (file)
@@ -716,25 +716,7 @@ FPTRANS_INSNS = (
     "fasinh", "fasinhs",
     "facosh", "facoshs",
     "fatanh", "fatanhs",
-    # fmin*/fmax* need to be replaced with fminmax
-    # https://bugs.libre-soc.org/show_bug.cgi?id=1057
-    # commented for now to make space for fmv/cvt
-    # "fminnum08", "fminnum08s",
-    # "fmaxnum08", "fmaxnum08s",
-    # "fmin19", "fmin19s",
-    # "fmax19", "fmax19s",
-    # "fminnum19", "fminnum19s",
-    # "fmaxnum19", "fmaxnum19s",
-    # "fminc", "fmincs",
-    # "fmaxc", "fmaxcs",
-    # "fminmagnum08", "fminmagnum08s",
-    # "fmaxmagnum08", "fmaxmagnum08s",
-    # "fminmag19", "fminmag19s",
-    # "fmaxmag19", "fmaxmag19s",
-    # "fminmagnum19", "fminmagnum19s",
-    # "fmaxmagnum19", "fmaxmagnum19s",
-    # "fminmagc", "fminmagcs",
-    # "fmaxmagc", "fmaxmagcs",
+    "fminmax",
     "fmod", "fmods",
     "fremainder", "fremainders",
 )
@@ -1256,6 +1238,29 @@ BFP_FLAG_NAMES = (
     'inc_flag',
 )
 
+
+@unique
+class FMinMaxMode(Enum):
+    """ FMM field for fminmax instruction.
+    enumerant names match assembly aliases.
+    """
+    fminnum08 = 0b0000
+    fmin19 = 0b0001
+    fminnum19 = 0b0010
+    fminc = 0b0011
+    fminmagnum08 = 0b0100
+    fminmag19 = 0b0101
+    fminmagnum19 = 0b0110
+    fminmagc = 0b0111
+    fmaxnum08 = 0b1000
+    fmax19 = 0b1001
+    fmaxnum19 = 0b1010
+    fmaxc = 0b1011
+    fmaxmagnum08 = 0b1100
+    fmaxmag19 = 0b1101
+    fmaxmagnum19 = 0b1110
+    fmaxmagc = 0b1111
+
 if __name__ == '__main__':
     # find out what the heck is in SPR enum :)
     print("sprs full", len(SPRfull))
index 92d84b5bd5d06a1af29a0ba28af1ac1b0ac90962..0711232b5eda1aeadd65b25a65c060f1fa359fad 100644 (file)
@@ -3,6 +3,7 @@ from openpower.insndb.asm import SVP64Asm
 from openpower.test.state import ExpectedState
 from openpower.simulator.program import Program
 from openpower.decoder.isa.caller import SVP64State
+from openpower.decoder.power_enums import FMinMaxMode
 import struct
 
 
@@ -1479,31 +1480,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3fe193ea7aad030a
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminnum08s(self):
-        lst = list(SVP64Asm(["fminnum08s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminnum08s_(self):
-        lst = list(SVP64Asm(["fminnum08s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminnum08(self):
-        lst = list(SVP64Asm(["fminnum08 3,4,5"]))
+        FMM = FMinMaxMode.fminnum08.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1512,31 +1491,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminnum08_(self):
-        lst = list(SVP64Asm(["fminnum08. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxnum08s(self):
-        lst = list(SVP64Asm(["fmaxnum08s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxnum08s_(self):
-        lst = list(SVP64Asm(["fmaxnum08s. 3,4,5"]))
+        FMM = FMinMaxMode.fminnum08.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1545,9 +1502,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxnum08(self):
-        lst = list(SVP64Asm(["fmaxnum08 3,4,5"]))
+        FMM = FMinMaxMode.fmaxnum08.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1556,9 +1513,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxnum08_(self):
-        lst = list(SVP64Asm(["fmaxnum08. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxnum08.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1567,31 +1524,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fmin19s(self):
-        lst = list(SVP64Asm(["fmin19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmin19s_(self):
-        lst = list(SVP64Asm(["fmin19s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fmin19(self):
-        lst = list(SVP64Asm(["fmin19 3,4,5"]))
+        FMM = FMinMaxMode.fmin19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1600,31 +1535,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmin19_(self):
-        lst = list(SVP64Asm(["fmin19. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmax19s(self):
-        lst = list(SVP64Asm(["fmax19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmax19s_(self):
-        lst = list(SVP64Asm(["fmax19s. 3,4,5"]))
+        FMM = FMinMaxMode.fmin19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1633,9 +1546,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmax19(self):
-        lst = list(SVP64Asm(["fmax19 3,4,5"]))
+        FMM = FMinMaxMode.fmax19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1644,9 +1557,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmax19_(self):
-        lst = list(SVP64Asm(["fmax19. 3,4,5"]))
+        FMM = FMinMaxMode.fmax19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1655,31 +1568,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminnum19s(self):
-        lst = list(SVP64Asm(["fminnum19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminnum19s_(self):
-        lst = list(SVP64Asm(["fminnum19s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminnum19(self):
-        lst = list(SVP64Asm(["fminnum19 3,4,5"]))
+        FMM = FMinMaxMode.fminnum19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1688,31 +1579,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminnum19_(self):
-        lst = list(SVP64Asm(["fminnum19. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxnum19s(self):
-        lst = list(SVP64Asm(["fmaxnum19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxnum19s_(self):
-        lst = list(SVP64Asm(["fmaxnum19s. 3,4,5"]))
+        FMM = FMinMaxMode.fminnum19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1721,9 +1590,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxnum19(self):
-        lst = list(SVP64Asm(["fmaxnum19 3,4,5"]))
+        FMM = FMinMaxMode.fmaxnum19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1732,9 +1601,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxnum19_(self):
-        lst = list(SVP64Asm(["fmaxnum19. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxnum19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1743,31 +1612,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fmincs(self):
-        lst = list(SVP64Asm(["fmincs 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmincs_(self):
-        lst = list(SVP64Asm(["fmincs. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminc(self):
-        lst = list(SVP64Asm(["fminc 3,4,5"]))
+        FMM = FMinMaxMode.fminc.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1776,31 +1623,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminc_(self):
-        lst = list(SVP64Asm(["fminc. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxcs(self):
-        lst = list(SVP64Asm(["fmaxcs 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxcs_(self):
-        lst = list(SVP64Asm(["fmaxcs. 3,4,5"]))
+        FMM = FMinMaxMode.fminc.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1809,9 +1634,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxc(self):
-        lst = list(SVP64Asm(["fmaxc 3,4,5"]))
+        FMM = FMinMaxMode.fmaxc.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1820,9 +1645,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxc_(self):
-        lst = list(SVP64Asm(["fmaxc. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxc.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1831,31 +1656,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagnum08s(self):
-        lst = list(SVP64Asm(["fminmagnum08s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagnum08s_(self):
-        lst = list(SVP64Asm(["fminmagnum08s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagnum08(self):
-        lst = list(SVP64Asm(["fminmagnum08 3,4,5"]))
+        FMM = FMinMaxMode.fminmagnum08.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1864,31 +1667,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagnum08_(self):
-        lst = list(SVP64Asm(["fminmagnum08. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagnum08s(self):
-        lst = list(SVP64Asm(["fmaxmagnum08s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagnum08s_(self):
-        lst = list(SVP64Asm(["fmaxmagnum08s. 3,4,5"]))
+        FMM = FMinMaxMode.fminmagnum08.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1897,9 +1678,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagnum08(self):
-        lst = list(SVP64Asm(["fmaxmagnum08 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagnum08.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1908,9 +1689,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagnum08_(self):
-        lst = list(SVP64Asm(["fmaxmagnum08. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagnum08.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1919,31 +1700,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmag19s(self):
-        lst = list(SVP64Asm(["fminmag19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmag19s_(self):
-        lst = list(SVP64Asm(["fminmag19s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminmag19(self):
-        lst = list(SVP64Asm(["fminmag19 3,4,5"]))
+        FMM = FMinMaxMode.fminmag19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1952,31 +1711,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminmag19_(self):
-        lst = list(SVP64Asm(["fminmag19. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmag19s(self):
-        lst = list(SVP64Asm(["fmaxmag19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmag19s_(self):
-        lst = list(SVP64Asm(["fmaxmag19s. 3,4,5"]))
+        FMM = FMinMaxMode.fminmag19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1985,9 +1722,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmag19(self):
-        lst = list(SVP64Asm(["fmaxmag19 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmag19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -1996,9 +1733,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmag19_(self):
-        lst = list(SVP64Asm(["fmaxmag19. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmag19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2007,31 +1744,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagnum19s(self):
-        lst = list(SVP64Asm(["fminmagnum19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagnum19s_(self):
-        lst = list(SVP64Asm(["fminmagnum19s. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagnum19(self):
-        lst = list(SVP64Asm(["fminmagnum19 3,4,5"]))
+        FMM = FMinMaxMode.fminmagnum19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2040,31 +1755,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagnum19_(self):
-        lst = list(SVP64Asm(["fminmagnum19. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagnum19s(self):
-        lst = list(SVP64Asm(["fmaxmagnum19s 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagnum19s_(self):
-        lst = list(SVP64Asm(["fmaxmagnum19s. 3,4,5"]))
+        FMM = FMinMaxMode.fminmagnum19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2073,9 +1766,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagnum19(self):
-        lst = list(SVP64Asm(["fmaxmagnum19 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagnum19.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2084,9 +1777,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagnum19_(self):
-        lst = list(SVP64Asm(["fmaxmagnum19. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagnum19.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2095,31 +1788,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagcs(self):
-        lst = list(SVP64Asm(["fminmagcs 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fminmagcs_(self):
-        lst = list(SVP64Asm(["fminmagcs. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagc(self):
-        lst = list(SVP64Asm(["fminmagc 3,4,5"]))
+        FMM = FMinMaxMode.fminmagc.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2128,31 +1799,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fminmagc_(self):
-        lst = list(SVP64Asm(["fminmagc. 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagcs(self):
-        lst = list(SVP64Asm(["fmaxmagcs 3,4,5"]))
-        gprs = [0] * 32
-        fprs = [0] * 32
-        fprs[4] = 0x3ff0000000000000  # 1.0
-        fprs[5] = 0x3ff0000000000000  # 1.0
-        e = ExpectedState(pc=4, int_regs=gprs, fp_regs=fprs)
-        e.fpregs[3] = 0x3ff0000000000000
-        self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
-
-    @skip_case("need to be updated to use fminmax")
-    def case_fmaxmagcs_(self):
-        lst = list(SVP64Asm(["fmaxmagcs. 3,4,5"]))
+        FMM = FMinMaxMode.fminmagc.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2161,9 +1810,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagc(self):
-        lst = list(SVP64Asm(["fmaxmagc 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagc.value
+        lst = list(SVP64Asm([f"fminmax 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2172,9 +1821,9 @@ class FPTransCases(TestAccumulatorBase):
         e.fpregs[3] = 0x3ff0000000000000
         self.add_case(Program(lst, False), gprs, fpregs=fprs, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_fmaxmagc_(self):
-        lst = list(SVP64Asm(["fmaxmagc. 3,4,5"]))
+        FMM = FMinMaxMode.fmaxmagc.value
+        lst = list(SVP64Asm([f"fminmax. 3,4,5,{FMM}"]))
         gprs = [0] * 32
         fprs = [0] * 32
         fprs[4] = 0x3ff0000000000000  # 1.0
@@ -2451,9 +2100,9 @@ class SVP64FPTransCases(TestAccumulatorBase):
         self.add_case(Program(lst, False), gprs, fpregs=fprs,
                       initial_svstate=svstate, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_sv_fminc(self):
-        lst = list(SVP64Asm(["sv.fminc *32,*64,*96"]))
+        FMM = FMinMaxMode.fminc.value
+        lst = list(SVP64Asm([f"sv.fminmax *32,*64,*96,{FMM}"]))
         gprs = [0] * 128
         fprs = [0] * 128
         svstate = SVP64State()
@@ -2499,9 +2148,9 @@ class SVP64FPTransCases(TestAccumulatorBase):
         self.add_case(Program(lst, False), gprs, fpregs=fprs,
                       initial_svstate=svstate, expected=e)
 
-    @skip_case("need to be updated to use fminmax")
     def case_sv_fmaxmag19(self):
-        lst = list(SVP64Asm(["sv.fmaxmag19 *32,*64,*96"]))
+        FMM = FMinMaxMode.fmaxmag19.value
+        lst = list(SVP64Asm([f"sv.fminmax *32,*64,*96,{FMM}"]))
         gprs = [0] * 128
         fprs = [0] * 128
         svstate = SVP64State()