xdr=4 missing on ddr3 platform request for VERSA_ECP5

lengthen cdelay pauses by a factor of 10

* use readl and writel for accessing memory
* add #defines for timer loops to make it possible to shorten
  time taken in simulations when running firmware in verilator
* try pulling DRAM DFII reset HI under software control
* split out DomainRenamer for DRAM Core
* add strange-looking way to expose DFII pads on FakePHY (simulated PH)
  which ensures that, under simulation, a batch of HDL does not get
  deleted: the clk_en, reset and odt parameters deep in the DFII
  interface connected to CSRs are *not* actually connected to anything
  "real" and consequently get deleted... oh and anything connecting
  to them)
* add some firmware debug print statements that need to go some time

use microwatt mmu powerpc.lds with better stack space

fix dfi initialisation and calibration to use
microwatt memory-io read/write (stwcix/lwzcix)

set RAM base to #defined DRAM_BASE not hard-coded value

for simulatio keep the simulated dram in the
same clock domain as the main sim, for now

add fake (sim) DRAM from gram library

match up dram initialisation parameters

put together coldboot startup firmware

hm -abc9 seems to be working, and without -nowidelut

add DRAM class to DDR3Soc

add FPGA argument to DDR3SoC

add microwatt console lib and #includes

make cpu optional (test purposes), make bios optional,
start on adding SDRAM

remove minerva cpu

drop clock frequency to 25 mhz and disable abc9 (it fails to build)

add openocd load command for ecp5

wildcards never ok. update comments

add copyright notices

update ECP5 PLL to accept parameters for setting arbitrary clock frequencies

add start of README as reminder

* add uart_pins to UART16550 peripheral so they get connected
* add yosys -abc9 option
* correct path to external_core_top.v

* disable DDR3 for now
* reduce bootrom size
* add external_core_top.v when building for VERSA_ECP5

connect up stall signals (fake) for WB Classic compliance

alternative uart wishbone mapping which just takes 8-bit data and
drops it onto 32-bit bus

attempt to do 8-bit downconvert on wishbone bus for uart,
but it is probably actually 8-bit data aligned to 32-bit
(see soc.vhdl in microwatt)
also set CTS,DSR,RI, DCD to default values

correct syscon bus address to 0xC000_0000

add microwatt SYSCON peripheral at 0xc000_0000
this is for (Sys)tem (Con)figuration info

increase size of bootmem

add interrupt controller module, remove stall feature from CPU buses

FLGA_TARGET=verilator not uppercase

add external cpu

convert boot rom to bootmem and get first hello_world firmware loaded

add IBM microwatt CC4 license and copyright notices

add first cut of verilator simulation, over from microwatt

add verilog build option, make DDR3 PHY optional, add UART pins

add future sim option (needs Simulated DDR PHY)

add build to gitignore

rename examples to src

not for any good reason, separate adding the uart16550 verilog source

add MemoryMap to UART16550 (TODO, put that into UART16550 class)

start adding uart16550

select a firmware file

allow selection of alternative FPGAs at commandline

add blinky lights so we know FPGA is alive

make firmware and cpu optional for now to get a basic compile

begin a tidyup on the example
core, put addresses of peripherals at the microwatt-expected addresses

resolve imports, whitespace, add Copyright

add crg.py

update contributors

sort out license and headers for NLnet and NGI POINTER funded work

add gram soc example and license and contributors

empty first commit