add assertion on stage chain (must be non-zero length).  add docstrings

update ControlBase docstrings, throw assert if pipechain is zero length

allow StageChain to accept empty list/tuple

split out IO control classes to separate module

move eq, shape and cat to nmoperator.py

LTStageDerived does not have to be derived from Elaboratable

replace i_data with data_i and o_data with data_o

add submodules

call ControlBase.elaborate

replace i_ready with ready_i and o_valid with valid_o

Removed left semicolons

FPADDBasePipe derives from ControlBase, must return ControlBase.elaborate

disable Elaboratable for now

replace i_valid with valid_i

fix name bug in specallocate

replace o_ready with ready_o

whitespace cleanup

add name-detector to ispec / ospec, call with extra name arg if available

(there are too many to change, and it requires "name=None" to be
added to all code, where devs may not *want* the burden of having
to add name prefixes to all code)

Nemoved the example number

Created the sqrt function found on wikipedia page

Very simple function for sqrt

more cases of Elaboratable

add more use of Elaboratables

add more use of Elaboratables

add new Elaboratable

experiment with Object class

create example Object class (annoyingly)

debugging RecordObject __setattr__

remove unused unit test

use RecordObject in output mux pipe

use __iter__ for ports in multipipe

add ports function to RecordObject

add __iter__ to several classes, add global shape() function use in FIFOControl

convert FPOpData to __iter__

hmmm, Array not working as submodule

convert ControlBase to iter

make PrevControl and NextControl iterable

convert FPGet2OpMod to use PrevControl (replace ack/stb with i_valid/o_ready

convert to use PrevControl and NextControl instead of Trigger class

Trigger contained stb/ack where it is ok to call them ready/valid prev/next

add prev/next ports and elaborate

add test_fsm_experiment.py - works great!

comment out print debug statements

improve ControlBase.ports enumeration of its o_data and i_data

investigating Record flattening

generate il file before running simulation, test 7

use elaborate not get_fragment

rename flatten to cat

use iterator for 2-arg Visitor as well as single-arg

replace flatten with iterator

looking for replacements of the hard-coded control blocks

add in_multi and stage_ctl args to FIFOControl

clarify pipe mode comments

rename count to level to match SyncFIFO API

fix bug in setting up count

give convenience names to Queue (FIFOInterface) signals

try using Queue instead of SyncFIFO

tidyup on Queue class

reduce queue size down to 1

transform to meet nmigen FIFOInterface API

add initial ChiselQueue.py

add post-processing optional capability

add c version from original paper

add buffered and fwft modes to FIFOControl

Create fsqrt.py file and put the verilog code in comments to indicate the basic structure of algorithm

update comments

extend truth tables

add truth table for PassThroughHandshake

add 2-stage FIFO (add1) example

add temporary buf_full to UnbufferedPipeline

add comments to FIFOControl

rename some test functions, make better suitable for nosetests

add Test 24, add built-in process function into FIFOControl

move PassThroughStage out of FIFOControl

swap iospecfn and depth arguments in FIFOControl

add test23, connect FIFO-with-RecordObj to adder

process nxt.o_data in connect_out, not prev data

use SimpleHandshake in RecordObject test

remove eq function from RecordObject test

add RecordObject-based 2-op add test

reorganise FIFOtest, call it FIFOControl

pass in flatten/processing function into _connect_in/out

add commented-out code back in

do flatten on output data

try bi-directional flatten

no need to use self.__dict__

reorg of FIFOtest to allow for flattening of incoming data

move RecordObject to singlepipe.py for now

add experimental RecordObject with __setattr__ override

add flatten function

whitespace

code-shuffle to allow accumulation of results from eq in visit-generic way

turn visitor into a class

begin morphing eq function into a visitor

add FIFO chain-test

quick FIFOtest works!

spelling correction

add experiment to see if using a SyncFIFO as a buffered pipeline stage works

add the truth tables for SimpleHandshake and UnbufferedPipeline

part of investigation into http://bugs.libre-riscv.org/show_bug.cgi?id=57#c6

update comment

rewrite BufferedHandshake logic conditions based on karnaugh map analysis