split out instructions from openpower/isa/system.mdwn

split out instructions from openpower/isa/svfparith.mdwn

split out instructions from openpower/isa/svfixedarith.mdwn

split out instructions from openpower/isa/svbranch.mdwn

split out instructions from openpower/isa/stringldst.mdwn

split out instructions from openpower/isa/sprset.mdwn

split out instructions from openpower/isa/simplev.mdwn

split out instructions from openpower/isa/prefix_codes.mdwn

split out instructions from openpower/isa/pifixedstore.mdwn

split out instructions from openpower/isa/pifixedload.mdwn

split out instructions from openpower/isa/msubrs.mdwn

split out instructions from openpower/isa/maddsubrs.mdwn

split out instructions from openpower/isa/maddrs.mdwn

split out instructions from openpower/isa/fptrans.mdwn

split out instructions from openpower/isa/fpstore.mdwn

split out instructions from openpower/isa/fpmove.mdwn

split out instructions from openpower/isa/fpload.mdwn

split out instructions from openpower/isa/fpcvt.mdwn

split out instructions from openpower/isa/fparith.mdwn

split out instructions from openpower/isa/fixedtrap.mdwn

split out instructions from openpower/isa/fixedsync.mdwn

split out instructions from openpower/isa/fixedstore.mdwn

split out instructions from openpower/isa/fixedshift.mdwn

split out instructions from openpower/isa/fixedlogical.mdwn

split out instructions from openpower/isa/fixedload.mdwn

split out instructions from openpower/isa/fixedldstcache.mdwn

split out instructions from openpower/isa/fixedarith.mdwn

split out instructions from openpower/isa/condition.mdwn

split out instructions from openpower/isa/comparefixed.mdwn

split out instructions from openpower/isa/byterev.mdwn

split out instructions from openpower/isa/branch.mdwn

split out instructions from openpower/isa/bitmanip.mdwn

split out instructions from openpower/isa/bcd.mdwn

split out instructions from openpower/isa/av.mdwn

change to only support fully-split instructions (split pseudocode is still optional)

change split-insns.sh to split out both whole insn and pseudocode into separate mdwn files

Revert "demo moving pseudocode to separate file"

reverting because split-insns.sh won't support [[!inline]] already existing

This reverts commit b5d9084971dd761683a3a164af24c673a608aa23.

add split-insns.sh

don't warn for directories

ignore indented comments too

demo moving pseudocode to separate file

add support for pseudocode being a [[!inline]] directive

put reason for checking for old files in error msg

move generated files to .../decoder/isa/generated

add code to check for old generated files and prompt you to remove
them, to avoid accidentally commiting them.
doesn't move all.py so we don't need to change all the imports

split testcase for separate maddrs/msubrs

fix set[n]bc[r]

don't convert CR[BI] to CR.BI

add set[n]bc[r] -- tests broken

add missing test_caller_cr.py

format code

restore use of ? : operator in bfp_ROUND_TO_BFP32/64 pseudocode

this changes it to match the PowerISA spec. better

add support for C conditional operator

its used by setbc's pseudocode and by the bfp_* functions

shortened variable names,
used itertools.product to get indentation down
used temporary variables rather than unnatural-looking indentation
replaced PHP-style string formatting with project-standard "%" format

add SVP64 test for byte reverse insns

add SVP64 tests for cfuged, cntlzdm, cnttzdm, pdepd, and pextd

format code

add pdepd/pextd

add cfuged

add cntlzdm/cnttzdm

format code

Moved maddsubrs/maddrs/msubrs instructions to separate files
As per Jacob's suggestion, simplified maddsubrs by removing masks
and fixing overflow problems.

add much more exhaustive maddrs unit tests

add much more exhaustive maddsubrs unit tests

format code

Fix failing cases, all tests pass now

add byte reverse instructions from PowerISA v3.1B

support official instructions that need .long format

revert to correct value

Unify XLEN =64 special case in the new code

Fix XLEN != 64 cases where maddsubrs fails

add fminmax tests with corresponding pseudocode fixes

update to use new fminmax instruction

leeetle bit excessive on the log of SPRs...

insndb/db: update traversal algorithm

insndb/db: introduce section command

insndb/core: hide section priority type

insndb/core: hide section opcode type

insndb/core: hide section bitsel type

insndb/core: introduce section path type

insndb/db: fix SVP64 instruction check

insndb/db: introduce etype command

power_enum: modify SVPtype stringification

insndb/db: introduce ptype command

rename fmv[ft]g*/fcvt[ft]g* to m[tf]fpr*/c[tf]fpr*

use the CSV "CR out" column to compute which mode to use for Rc=1

this works much better than trying to bodge it by checking if the
instruction name meets some pattern

.gitlab-ci.yml: introduce mdis dependency

insndb/db: introduce selectors command

insndb/db: refactor extras command

insndb/core: introduce basic walker

insndb/core: switch to mdis

remove Rc=1 from fmvfg[s]

sv_analysis: raise error instead of outputting TODO

add sv.fmv/sv.fcvt tests

add fmvfg[s] and fmvtg[s][.] tests

deepcopy is really slow and unnecessary here

speed up StateSPRs.__init__

cache FPSCR computation since it's slow

deepcopy is really slow and actually unnecessary here

cache get_csv

comment out GC collection since it's really slow and shouldn't be needed