add `define generator

add `define generator

add axi 32-bit reg fn

add slow peripheral generation, fix python3, and whitespace
yes i know, not supposed to do multi-purpose commit....

cut over intr decls

add start of peripheral generation

rename minitest bank b to bank a

add qspi peripheral

plic integration

plic integration

fix pwm compile

add i2c in connection

add i2c0 and correct errors

slow_peripherals.bsv

add rs232 uart

fix compile errors

add code to get slow_peripherals to compile

Merge branch 'master' of libre-riscv.org:/pinmux

replacing remaining pwmnum

revert back to PWMWIDTH from pwmnum in pwm.bsv

add code to get slow_peripherals to compile

template for slow-peripherals done. need automation. gpio config is decouple from func as well.

add instance

attempting pwm compile

add pwm test Makefile

add extra instance params PADDR Reg_width

correction in awaddr in mux.bsv

Merge branch 'master' of libre-riscv.org:/pinmux

added comments in mux.bsv

remove PWMWIDTH define

whitespace cleanup

continue adding pwmnum argument

whitespace cleanup

whitespace cleanup

whitespace cleanup

add pwmnum as parameter

need pwm.bsv peripheral, to be modified to take a parameter of num of pwms

added template for slow peripherals

generate instance defines, fix lots of random typos

getting bsv compile working

stop myhdl being necessary

pep8 whitespace cleanup

auto-generate bus.bsv with new GPIO/MUX configs

start integrating gpio / mux bus generation

whoops must delete type field before passing to bsv Pin class

both instances of mux and gpio should be in the same module and interface definition

convert mux to interface style same as gpio

parametrized the config interfaces to better usability

split instance from gpio

parameterized modules for mux and gpio

makefile for gpio and removing dependent files in gpio

adding initial draft of gpio

myhdl experimentation

pep8 cleanu

hack up a python module for myhdl

rename myhdlgen import

move myhdl to myhdlgen directory

start adding myhdl IO class

whitespace pep8 cleanup

whitespace pep8 cleanup

adding code in cut/paste style from bsv to get class structures ready
for myhdl

move cell bit width function to Parse class

shuffle interface-reading code around to create InterfacesBase class
(use for myhdl as well)

add testbench argument, switch off for muxer conversion

Merge branch 'master' of libre-riscv.org:/pinmux

correction in TestFailure log message

class objects can contain signals at the top level

auto-generate top-level module which accepts multiple class objects

modify test2 to take one argument: array of inputs

add test module which is dynamically created

pep8 whitespace cleanup

outen is 0 when iopad is supplying input

adding cocotb test for multi pin single FN_out

whoops.... restoring to commit c4f99657f70

Merge branch 'master' of libre-riscv.org:/pinmux

adding cocotb test for multi pin single FN_out

add myhdl experiments

add class experiment

make arguments to pmux4 a list, as an experiment (worked)

test priority mux4

alter muxer, no clock-dependency, add priority muxer to be tested

 add explanation in PinGen class

remove extraneous clock cycle

whitespace pep8 cleanup

add multi-input mux test

add new multi-input test

update test pinmux.bsv

add 2nd copy of i2c_sda to microtest,\
to do multi-in test

remove unnecessary clock cycle

remove tristate tests

nope it really is pad 2 for twi_scl...

put twi_scl test back to the right mux value

correction in enable and selection lines for twi_scl

added docstring for gpio2

added dut._log.info message for twi_sda

modified passed test dut_log.info

reorganise tests, split into separate functions

corrected some of the errors, moved (or added) clock pulses
otherwise simulation doesnt have time to propagate the signals

remove spurious timer pulse, add log message, io1_cell is z (tristate). odd

move ok log message