libsvp64: update operands types

libsvp64: introduce code generator

libsvp64: introduce Makefile sketch

libsvp64: introduce API sketch

libsvp64: ignore generated files

insndb/core: support operands comparison

insndb/core: walk over opcode value and mask

insndb/core: walk over record opcodes

insndb/core: walk over record opcodes

insndb/core: walk over individual operands

pypowersim_wrapper_common.h: Home path no longer hard-coded.
chacha20/Makefile: Create bin dir if doesn't exist.

inorder.py: Moved return statements to new line.

inorder.py: Invert checks to reduce indentation.

inorder.py: Reverse pipeline processing order.

Revert "inorder.py: Use insn_trace more consistently."

This reverts commit 755b918d6dad6fc2d1a2a75beb1fdd39223679c7.

inorder.py: Use insn_trace more consistently.

inorder.py: Enough additions and fixes to get the test case to run all the way.

don't warn for directories

ignore indented comments too

demo moving pseudocode to separate file

add support for pseudocode being a [[!inline]] directive

put reason for checking for old files in error msg

move generated files to .../decoder/isa/generated

add code to check for old generated files and prompt you to remove
them, to avoid accidentally commiting them.
doesn't move all.py so we don't need to change all the imports

split testcase for separate maddrs/msubrs

fix set[n]bc[r]

don't convert CR[BI] to CR.BI

add set[n]bc[r] -- tests broken

add missing test_caller_cr.py

format code

restore use of ? : operator in bfp_ROUND_TO_BFP32/64 pseudocode

this changes it to match the PowerISA spec. better

add support for C conditional operator

its used by setbc's pseudocode and by the bfp_* functions

shortened variable names,
used itertools.product to get indentation down
used temporary variables rather than unnatural-looking indentation
replaced PHP-style string formatting with project-standard "%" format

add SVP64 test for byte reverse insns

add SVP64 tests for cfuged, cntlzdm, cnttzdm, pdepd, and pextd

format code

add pdepd/pextd

add cfuged

add cntlzdm/cnttzdm

format code

Moved maddsubrs/maddrs/msubrs instructions to separate files
As per Jacob's suggestion, simplified maddsubrs by removing masks
and fixing overflow problems.

add much more exhaustive maddrs unit tests

add much more exhaustive maddsubrs unit tests

format code

Fix failing cases, all tests pass now

add byte reverse instructions from PowerISA v3.1B

support official instructions that need .long format

revert to correct value

Unify XLEN =64 special case in the new code

Fix XLEN != 64 cases where maddsubrs fails

add fminmax tests with corresponding pseudocode fixes

update to use new fminmax instruction

leeetle bit excessive on the log of SPRs...

insndb/db: update traversal algorithm

insndb/db: introduce section command

insndb/core: hide section priority type

insndb/core: hide section opcode type

insndb/core: hide section bitsel type

insndb/core: introduce section path type

insndb/db: fix SVP64 instruction check

insndb/db: introduce etype command

power_enum: modify SVPtype stringification

insndb/db: introduce ptype command

rename fmv[ft]g*/fcvt[ft]g* to m[tf]fpr*/c[tf]fpr*

use the CSV "CR out" column to compute which mode to use for Rc=1

this works much better than trying to bodge it by checking if the
instruction name meets some pattern

.gitlab-ci.yml: introduce mdis dependency

insndb/db: introduce selectors command

insndb/db: refactor extras command

insndb/core: introduce basic walker

insndb/core: switch to mdis

remove Rc=1 from fmvfg[s]

sv_analysis: raise error instead of outputting TODO

add sv.fmv/sv.fcvt tests

add fmvfg[s] and fmvtg[s][.] tests

deepcopy is really slow and unnecessary here

speed up StateSPRs.__init__

cache FPSCR computation since it's slow

deepcopy is really slow and actually unnecessary here

cache get_csv

comment out GC collection since it's really slow and shouldn't be needed

cache SVP64Instruction.Prefix instance since it's slow to construct

remove fcvttgs since it's redundant

Merge branch 'pytest7'

commit f6efd96b89fe55292dd5470ec35dd5263e4d3803
Author: Luke Kenneth Casson Leighton <lkcl@lkcl.net>
Date:   Sun Jun 11 00:08:19 2023 +0100

    reduce down one more line in walkmethod.__get__

redo commit adbe1ffb671b29c6854f951fa65d939895600fe6
Author: Luke Kenneth Casson Leighton <lkcl@lkcl.net>
Date:   Sat Jun 10 23:42:32 2023 +0100

    lambda is a singleton (hashable) therefore can be safely set as the
    default option to a function parameter
    https://bugs.libre-soc.org/show_bug.cgi?id=1094#c89

temporary hack-revert, the original is now in branch "paths"

Revert "insndb/core: switch Fields to Dict class"

This reverts commit 963fa4fcadf76740083d9fce3ffe986a81f247fe.

temporary hack-revert, the original is now in branch "paths"

Revert "lambda is a singleton (hashable) therefore can be safely set as the"

This reverts commit adbe1ffb671b29c6854f951fa65d939895600fe6.

temporary hack-revert, the original is now in branch "paths"

Revert "reduce down one more line in walkmethod.__get__"

This reverts commit f6efd96b89fe55292dd5470ec35dd5263e4d3803.

temporary hack-revert, the original is now in branch "paths"

Revert "insndb/core: fix operands iteration"

This reverts commit 84019f9487c696d066087cf7de7d049f883c2bd3.

insndb/core: fix operands iteration

reduce down one more line in walkmethod.__get__

reduce number of lines slightly by using yield from filter(match, ...)

lambda is a singleton (hashable) therefore can be safely set as the
default option to a function parameter
https://bugs.libre-soc.org/show_bug.cgi?id=1094#c89

insndb/core: switch Fields to Dict class

insndb/core: make Dict almost immutable

insndb/core: switch Fields to Dict class

insndb/core: introduce Dict class

insndb/db: beautify tree

insndb: make walk yield paths

insndb/db: support tree command sketch

insndb/core: fix Record ppc field