progs/tests: re-indent mipmap_limits.c

llvmpipe: Grab a ref when the fb is set.

Based on softpipe commit a77226071f6814a53358a5d6caff685889d0e4ec.

softpipe: Fix MSVC build.

g3dvl: Fix MSVC build.

pipe/p_compiler for integer types. No declarations out of scope.

r300g: fix r300g cause GPU hang issue.

why there are two input position semantic tags is that ureg doesn't
set vs input semantic due to commit: 6d8dbd3d1ec888

so use vs input index instead of semantic name.

xvmc: Fail on unsupported formats, operations.

g3dvl: Missing semicolon.

g3dvl: Formatting and cleanups.

g3dvl: Move XvMC under the Xorg state tracker.

g3dvl: Implement XvMC using pipe_video_context.

g3dvl: pipe_video_context interface, softpipe impl, auxiliary libs

util: Add util_next_power_of_two() for rounding a uint up to a POT.

r300g: fix erroneous condition

r300g: don't force vertex position for HW TCL path

It could be generated by vertex shader.

r300g: add some assertions

Not sure why we are getting a shader with two inputs with position semantic, but we don't know how to handle it correctly so it's better to stop the app than lock the machine.

r300g: plug memory leak

r300g: add some debugging info

r300g: fix r300 rs path

r300g: rewrite RS state setup.

Not 100% sure this is correct, but its more correct than what was here previous
however it may require changes in the input routing for the frag shader.

r300g: silence compiler warning

i915g: Submit direct vertex buffers

i915g: Fix warning

i915g: Tile shared buffers as well

i915g: Make sure to map tiled buffers via the gtt

i915g: Use boolean

i915g: Enable reuse of buffers

st/egl: Remove buffer from screen

It is no longer needed since the new drm api code,
and it incorrectly checked if the buffer where there
for testing completeness when it should have checked
the texture instead.

r600 : Enable draw_prim.

softpipe: Grab a ref when the fb is set.

Nasty bug when the surface is freed and another is allocated right on
top of it. The next time we set the fb state SP thinks it's the same
surface and doesn't flush, and when the flush eventually happens the
surface belongs to a completely different texture.

progs/rbug: Link to math

r300g: add tx depth support in register.

also enable cube/3d bits in txformat reg

r300g: only pass complete texture state to hw setup function

No point passing things twice here, also allows more state
to be setup properly.

r300g: add missing break in OQ emit

llvmpipe: Allow building with LLVM 2.6 too.

r300g: report GL1.5, enable cap bits for OQ and shadow.

Its not like it works well on 1.3 so may as well reach for greater
heights.

Signed-off-by: Dave Airlie <airlied@redhat.com>

r300g: add z16 unorm texture format

r300g: fix texture pitch to correct value.

pitch is pixels - 1, not bytes.

Merge branch 'asm-shader-rework-2'

Conflicts:
src/mesa/shader/program_parse.tab.c

st/xorg: Re-enable accelerated fills and copies.

These seem to work well enough now with the new code. Composite acceleration
isn't quite there yet and thus remains disabled in xorg_composite_bind_state()
for now.

st/xorg: Flush render cache if but only if a source has pending write operations.

st/xorg: Reject Composite acceleration for some cases not working yet.

st/xorg: Make sure struct is fully initialized.

gcc complained about a missing initializer.

st/xorg: Use generic semantic for Composite mask coordinates.

st/xorg: Flesh out EXA PrepareComposite hook a little.

Check that the formats are supported, and don't crash with source-only
pictures.

st/xorg: Use I8 format instead of A8 for depth 8 pixmaps.

Seems to work better for Composite acceleration.

st/xorg: Bind rasterizer state for copies.

st/xorg: Source-only pictures always have format PICT_a8r8g8b8.

See xserver/render/picture.c:createSourcePicture(). This both simplifies the
code and avoids a crash because pFormat is NULL.

st/xorg: Better checks for unsupported component alpha pictures.

softpipe: Grab fs output z from the correct file.

softpipe: Do not advertise support for L16 and YCBCR formats.

radeon: Fix newlines.

Merge branch 'mesa_7_6_branch'

Conflicts:

src/mesa/drivers/dri/intel/intel_clear.c

mesa: move declaration before code

nv50: fix TEX for WriteMask not equal 0xf

If you e.g. only need alpha, it ends up in the first reg,
not the last, as it would when reading rgb too.

nv50: actually enable view volume clipping

Until now, only primitives wholly outside the view volume
were not drawn.
This was only visibile when using a viewport smaller than
the window size, naturally.

nv50: RCP and RSQ cannot load from VP inputs

nv50: fix CEIL and TRUNC

Separated the integer rounding mode flag for cvt.

nv50: implement BGNLOOP, BRK, ENDLOOP

There's a good chance a loop won't execute correctly
though since our TEMP allocation assumes programs to
be executed linearly. Will fix later.

nv50: implement IF, ELSE, ENDIF opcodes

r300g: add texture format for xvmc

mesa/main: Make FEATURE_convolve follow feature conventions.

As shown in mfeatures.h, this allows users of convolve.h to work without
knowing if the feature is available.

mesa/main: Make FEATURE_colortable follow feature conventions.

As shown in mfeatures.h, this allows users of colortab.h to work
without knowing if the feature is available.

mesa/main: Make FEATURE_pixel_transfer follow feature conventions.

As shown in mfeatures.h, this allows users of pixel.h to work without
knowing if the feature is available.

mesa/main: Add comments to mfeatures.h.

The comments document the conventions that a feature may follow.

progs/perf: glGenerateMipmap() test

mesa: _mesa_meta_GenerateMipmap() now working

Handles GL_TEXTURE_1D, GL_TEXTURE_2D, GL_TEXTURE_CUBE_MAP.
But GL_TEXTURE_3D and texture borders not supported yet.

mesa: remove: unused gl_vertex_program::TnlData field

NV fp lexer: Add UP4B and UP4UB instructions that were previously missing

intel: Flush the batch when we're about to subdata into a VBO.

This fixes the clears in openarena with the new metaops clear code, and
the new piglit vbo-subdata-sync test.

Bug #23857.

i965: Clean up some mess with the batch cache.

Its flagging of extra state that's already flagged by the vtbl new_batch
when appropriate was confusing my tracking down of the OA clear bug.

st/xorg: start working on the Xv acceleration code

st/xorg: fills are supported plussome minor clenups

st/xorg: add easier way of disabling/enabling acceleration

llvmpipe: add missing __FUNCTION__ parameter to debug_printf() calls

llvmpipe: increase max 3D texture size to 256

Merge branch 'mesa_7_6_branch'

Conflicts:

src/mesa/vbo/vbo_exec_array.c

Merge branch 'mesa_7_5_branch' into mesa_7_6_branch

softpipe: Increase GL_MAX_3D_TEXTURE_SIZE to 256.

i965: Emit zero initialization for NV VP temporaries as required.

This is similar to what r300 does inside the driver, but I've added it as
a generic option since it seems most hardware will want it.

Fixes piglit nv-init-zero-reg.vpfp and nv-init-zero-addr.vpfp.

i965: Remove assert about NV_vp now that it somewhat works.

i965: Load NV program matrices when required.

mesa: Initialize NV_vertex_program fields for the parameter lists and such.

This helps let drivers treat NV_vp like ARB_vp.

mesa: remove glEnable(GL_DEPTH_BOUNDS_TEST_EXT) check/warning

At the time of the enable there may not be a Z buffer, but one
may be attached to the FBO later.

mesa: remove rgbMode check in enable_texture()

If the currently bound FBO isn't yet validated it's possible for
rgbMode to be zero so we'll lose the texture enable.
This could fix some FBO rendering glitches, but I don't know of
any specific instances.

intel: use default array/element buffers in intel_generate_mipmap()

If there happened to be a bound VBO when intel_generate_mipmap() was
called we blew up because of a bad vertex array pointer.

Fixes regnumonline, bug 23859.

mesa: replace assertion with no-op function assignment

mesa: added comment

vbo: limit number of warnings to 10

Otherwise some apps will emit tons of warnings.

Merge branch 'mesa_7_6_branch'

radeon: Fix scissors for r600 KMS.

Radeon generic scissors code had problem that some of code was using exclusive
and some inclusive bottom right corner. Only r600 driver is using exclusive
coordinate so changed generic code to pass inclusive coordinate and r600 driver
changes BR coordinate to be exclusive.

Merge branch 'mesa_7_6_branch'

Conflicts:

src/mesa/drivers/dri/r600/r700_assembler.c
src/mesa/drivers/dri/r600/r700_chip.c
src/mesa/drivers/dri/r600/r700_render.c
src/mesa/drivers/dri/r600/r700_vertprog.c
src/mesa/drivers/dri/r600/r700_vertprog.h
src/mesa/drivers/dri/radeon/radeon_span.c

Merge branch 'mesa_7_5_branch' into mesa_7_6_branch

gallium/trace: casts to silence warnings

tgsi/sse: remove old comments

tgsi/sse: implement SEQ, SGT, SLE, SNE

tgsi/sse: Pass the lodbias, not zero.  More comments.

This fixes the glean/glsl1 "texture2D(), with bias" test when using SSE.

mesa: added default case return to silence warning

glsl: init var to silence warning

glsl: fix missing initializers warning

progs/perf: fix warnings in readpixels test