rename self._intermediate_output

move intermediate expanded a/b/o to locals

resetless on intermediaries

move part_mask

always add FinalAdd module

use FinalReduceData

pass data around using classes in AddReduce

remove referring to _resized_inputs

use part_ops not out_part_ops

add in AddReduceData into AddReduceSingle class

add in AddReduceData into FinalAdd class

change AddReduceSingle/Final to take size of arrays rather than arrays

move input assignments (chain) out of AddReduceSingle

move final adder to separate module

syntax error

add AddReduceData class

cleanup

remove delayed_parts

use reg_partition_points to create new Parts at final output

add expanded parts to Part, use new Parts module

add mul factor to PartitionPoints.like

add new Parts class

move expanded_part_pts further up

move part_byte to PartitionPoints

rename delayed_part_ops to part_ops

remove delayed part ops, now inside AddReduceSingle

add missing arg part_ops to unit test

do not need delayed_part_ops

pass in part_ops to AddReduce, so that it is syncd alongside the other data

whitespace

removing recursion from AddReduce

update explanatory comments

MaskedFullAdder performs ANDing in a group by pre-shifting the carry bits

split "actionable" part of AddReduce out from "recursive" part

update comments

add to docstrings in PartitionedAdder

add to docstrings in PartitionedAdder

create a new "MaskedFullAdder" class, which performs the partition-carry mask

the FullAdder is always masked, so a derivative class is created.
cleans up the graphviz output a lot

add docstrings / comments to PartitionedAdder

spelling mistake $i instead of %i

rename temporary value

temporary ~pbs

name LSBNotTerm submodules after bitwidth

use new split-out LSBNotTerm module

split out LSB and neg term to separate module

docstrings, fix syntax

explain Part module

add module docstrings to (new) multiply classes

rename fo submodule to "finalout"

nope - yosys graph not efficient enough

use switch instead of mux, more obvious what is happening

add comment about simulation bugs

Revert "make variables local"

This reverts commit e8e8c93b4f3b07fce27558460021fa62b076d9ad.

horrible nmigen simulation bug

add TODO code, needs sorting

merge Term into ProductTerm

make variables local

argh horrible nmigen bug on use of sync involving modules

weird bug - some rename experiments

FinalOutput module

rename variables

put signs through Signs module

move local variables

remove redundant code

or data together through a module (reduce top-level complexity)

create array of ProductTerms - reduces graphviz MASSIVELY

move intermediate output to new module

delayed_part_ops is a local

add name to Term output

move bit selection into ProductTerms: simplifies graph

split out "Parts" to separate module

move remaining 4 terms, use Term class

derive new class Term and ProductTerm

use Cat (again) on intermediate values

simplify sign/term bits using Cat

move product terms to separate module (Term)

add new Terms class, get part_pts into intermediary

part replaced by bit_select

whoops, a-enabled and b-enabled swapped

stash intermediaries for output into temp signals

assignment in Cat wrong way round

use reset_less

whoops use already-used list

boolean logic inversion, x = ~a & ~b & ~c ==> ~(a | b | c) then use list
of terms, use bool(), and graph size is reduced

concatenate parts using list then Cat() - again, simplifies output

a_enabled and b_enabled into signals

add intermediate values as signals

move variable to pyi file

store mask in intermediary

use Cat instead of for-loops: cleans up the yosys graphviz massively

move typing to multiplier.pyi

add partitioned multiplier/adder

rename fp div classes and submodule

test flipping of latchable pipeline stage between sync and comb modes

update comments

set up data in temporaries correctly

update MaskCancellable docstrings

add dynamic comb/sync mode to MaskCancellable

whitespace

debugging feedback pipe

fix syntax errors in fmac conversion