makefile for gpio and removing dependent files in gpio

adding initial draft of gpio

myhdl experimentation

pep8 cleanu

hack up a python module for myhdl

rename myhdlgen import

move myhdl to myhdlgen directory

start adding myhdl IO class

whitespace pep8 cleanup

whitespace pep8 cleanup

adding code in cut/paste style from bsv to get class structures ready
for myhdl

move cell bit width function to Parse class

shuffle interface-reading code around to create InterfacesBase class
(use for myhdl as well)

add testbench argument, switch off for muxer conversion

Merge branch 'master' of libre-riscv.org:/pinmux

correction in TestFailure log message

class objects can contain signals at the top level

auto-generate top-level module which accepts multiple class objects

modify test2 to take one argument: array of inputs

add test module which is dynamically created

pep8 whitespace cleanup

outen is 0 when iopad is supplying input

adding cocotb test for multi pin single FN_out

whoops.... restoring to commit c4f99657f70

Merge branch 'master' of libre-riscv.org:/pinmux

adding cocotb test for multi pin single FN_out

add myhdl experiments

add class experiment

make arguments to pmux4 a list, as an experiment (worked)

test priority mux4

alter muxer, no clock-dependency, add priority muxer to be tested

 add explanation in PinGen class

remove extraneous clock cycle

whitespace pep8 cleanup

add multi-input mux test

add new multi-input test

update test pinmux.bsv

add 2nd copy of i2c_sda to microtest,\
to do multi-in test

remove unnecessary clock cycle

remove tristate tests

nope it really is pad 2 for twi_scl...

put twi_scl test back to the right mux value

correction in enable and selection lines for twi_scl

added docstring for gpio2

added dut._log.info message for twi_sda

modified passed test dut_log.info

reorganise tests, split into separate functions

corrected some of the errors, moved (or added) clock pulses
otherwise simulation doesnt have time to propagate the signals

remove spurious timer pulse, add log message, io1_cell is z (tristate). odd

move ok log message

moving enablers for twi_scl to where twi_scl is set up.
this is important because two changes at once might cause
problems

wrong test changed, uart_tx being set to 1, must test iocell0=1

pep8 whitespace cleanup

fixed bug : iocell_side_io0_cell_out is a reg, initial value is 0

changing comment to docstring

add spec testing.py

correction in test_failure strings

Added test case for twi

Adding comments to interface_decl.py

add in dummy testing mode

pep8 cleanup

add input tests

comments

add some more unit tests as an experiment

add cocotb test

create a val0 which is set to 0 to get round compilation error

hack for the outputs, get rid of _out for non-inouts

pick up function keys different way

remove typo X

update microtest baseline bsv

set output-only via GPIO direction

add a check to the spec generator, list pins not found

remove print statements

fix bug in dedicated cell type detection

add comment to mkmux function

pep8 cleanup

add comments for priority muxer inputs

whoops got comments wrong way round

add in some comments

add in some comments

add in some comments

update test file to match auto-generated

split out iocells to separate interface, just makes more sense

rename ioN_inputval to ioN_cell_in

remove GenericIOType and FunctionType for now

change enabled mode, to look lke test output

change order of declarations, to look like output

reformat declarations to look like test file, bit hacky...

split mux-generation into separate function, use it for both out and outen

correct test file

cell mux bitwidth 2

pep8 cleanup

use tabs not spaces

2 wires per cell muxer

extend mux entries in test file to cover up to 1<<cell_bitwidth

do full cell mux range otherwise spurious outputs occur

move cell_bit_width function

add comment insertion thing into muxer output

clarify out-mux formatting

remove debug print