add in PartitionedScalarShift, ready for testing

whoops shift width reduction not active

scalar partitioned shift moved, change module import name

add module __init__.py

set initial element to b_interval shape

split out PartialResults to separate module

split out ShifterMask to separate module

truncate max_bits in shiftermask

really annoying simulation bug, dont know whats going on

clip shift amount

comment partial results

truncate partial result intermediate to width of partition

make things a little clearer, do the select and the OR separately

reduce bitwidth of intermediate output

reduce partial result width

store partial result in signal otherwise it gets duplicated

stop expression-repeating cascade

limit shiftbits, partial results do not need to be so long

store shiftmask bits in temporary otherwise the expression gets duplicated

make all signals resetless

comment why shift mask exists

whitespace

remove out_intervals (unused)

fix the shift-test to truncate b-input

reduce range of b in shift test

re-add masking of the shift amount based on partition length

Minor refactoring of part_shift_dynamic

Refactor part_shift_dynamic.py

This removes the matrix of partial results by instead using the
partition bits to calculate the shifter (b) for each partition, and
computing a short table of partial results from that

Replace giant switch statement with mux chain

add beginnings of shift unit test for partsig

reduce width of temporary intermediates

mention being a bit like the gt-combiner

OR element in after the MUX because its an invariant

store intermediate in temp, append that to output

experiment looking for minimum shift width

limit matrix output width and limit shift amount

use different style of output concatenation, reduce temp bitwidth

Eliminate unused entries in shift matrix

Reduce width of b operand to minimum size needed

Expand proof_shift_dynamic to 32 bits

comment the dynamic shifter

Rename part_shift_scalar/ to part_shift

Add formal proof for dynamic shifter

Somewhat working dynamic shifter

Fix whitespace

Begin adding dynamic shifter

add bit of extra explanatory comment for carry-ripple thing

Revise documentation for how carry works in adder.py

allow factor of 2 in variance on random numbers

test fp downconvert on min and normal numbers, +/- a bit

add range-focussed fp64/32-to-32/16 downconversion tests
these create a number that is *almost* in the target range so that it
will hit the min/max (inf) limit some of the time but not all

Rudimentary working partitioned scalar shifter

Begin adding partitioned scalar shifter

document partsig operators

Fix line length

Fix carry output of adder/subtracter

Fix flake8 errors in part_cmp/

Fix flake8 errors in partsig.py

Fix flake8 errors in test_partsig

Minor cleanup

Add neg operator to partsig.py

Add subtraction to partsig.py

bug #113, add range-limited random numbers more likely to get within the
target range of the integer to be converted to

getting fed up of amount of test files being dropped into homedir, put in subdir

move nmutil to separate (dependent) library

invert after all() not before

boolean logic invert bool to all

replace ~bool() with all()

use nmigen all() instead of invert-invert bool()

whitespace

give a_bit proper name, make reset_less

add docstring explaining partitioned-add

add MoveMSBDown class to be used in carry-out

add placeholder for test sub in partsig

add 100 random integer tests to partitioned add

add 100 random integer tests to partitioned add

use nmigen "implies" operator (really convenient)

whitespace cleanup, reduce 80 char length

add NotImplementedError into partsig

Convert partsig to use the existing add_op function

Add rudimentary test for partitioned add with carry

Add carry out to adder

Begin adding carry in and carry out support to adder

minor codeshuffle, split out check of PartitionedSignal check,
create add_op function which is called inverted-args in __rsub__

add comments

tidyup PartitionedAdd

add shift operators TODO on partsig

comment TODO on __neg__ operation

invert partitioned op is just a bit-wise invert

update docstring and copyright notice

fix muxop test in part_sig test

fix part_mux to actually use Mux (duh)

Remove unneeded and gate in gt_combiner

The and gate that forces the lanes that are not the MSB in a partiton
to 0 is no longer needed because reorder_bits ignores those bits.

fix syntax errors for test_partsig

grr correct syntax for assert

Fix != implementation in partsig.py

Modify test_partsig to handle the new changes to reorder_bits, add new testcases

Removes != test because it's not actually working yet

modify reorder_bits to copy the MSB of the partition to each bit

Previously, it would move the MSB to the LSB, and set the rest of the
bits to 0.

add unit test for part_mux

whoops syntax error