Fix the end of MulticoreTest.

Now it actually confirms that we're talking to two different cores which
have different values in their registers. Previously it could have been
fooled if eg. the thread command was a nop.

Make pylint happy.

Use new OpenOCD messages to determine gdb port.

This is simpler and more reliable than playing around with lsof.
Specifically, it works if the OpenOCD command is "strace openocd" while
the previous code did not.

Only clean up logfiles that we know we created.

Add back code to clean up triggers in entry.S

Then for targets that can't handle this because they don't implement
hmode, add a target setting that allows that to be specified.

Check all PCs after reset.

Print out logs in more failure cases.

Merge pull request #58 from riscv/fpga_reset_halt

debug: Make the 'out of reset' tests apply reset

debug: Make the 'out of reset' tests actually apply reset

Add gdb_setup to target for arbitrary gdb commands

I'm using this for a target where misa is at an old address, to
set riscv use_compressed_breakpoints off

Don't clear triggers during execution.

This shouldn't affect triggers set by the debugger, because running code
can't change those. When it does affect them, it breaks Hwbp1 which sets
the breakpoint before running the program.

Tolerate missing misa register.

At least in the test programs. There are other places where this causes
trouble as well.

Merge pull request #55 from riscv/debug

Test gdb/OpenOCD during regular test run.

Merge pull request #56 from riscv/config

Move target definition into individual files.

Move target definition into individual files.

Instead of defining each target in targets.py, now each target gets its
own .py file. This means people can easily keep their own target files
around that they may not want to put into the main test source. As part
of that, I removed the freedom-u500-sim target since I assume it's only
used internally at SiFive.

Added a few cleanups as well:
* Update README examples, mostly --sim_cmd instead of --cmd.
* Allow defining misa in a target, to skip running of ExamineTarget.
* Rename target.target() to target.create(), which is less confusing.
* Default --sim_cmd to `spike`
* Got rid of `use_fpu`, instead looking at F or D in $misa.

Test gdb/OpenOCD during regular test run.

Add basic multicore test.

Smoketest multicore.

When connecting to gdb, select a random thread and use that for the
current test.

Also replace infinite_loop with something that will later allow
smoketesting of more than one thread.

Write OpenOCD log when it crashes early.

Store logs for all tests in logs/

This creates a record of passing as well as failing tests, and gets rid
of the log clutter that you previously ended up with in the current
directory.

Test 64-bit addressing.

The spike64 target now links all test programs at 0x7fff_ffff_ffff_0000.

Also a minor change to log file naming so that 'make all' works again.
I'll fix this better later.

Add final echo to E300/U500 OpenOCD scripts

Make HiFive1 testing (mostly) work again

Currently failing:
    DebugChangeString
    DebugFunctionCall
    InstantHaltTest

Fix using defaults for --server_cmd and --sim_cmd

Default to openocd, not riscv-openocd

AFAICT the normal build process never builds a binary called
riscv-openocd.

Make pylint happy.

If we want we can start using print(), but if so let's consistently use
it instead of piecemeal. See also
https://stackoverflow.com/questions/28694380/pylint-says-unnecessary-parens-after-r-keyword

Merge pull request #53 from richardxia/fail-if-simulator-exits-early

Fail if simulator exits early.

Fail if simulator exits early.

minNum -> minimumNumber

Merge pull request #52 from riscv/vcs_sim_cmd

debug: Correct the calling for a 32-bit simulation target

debug: Correct the calling for a 32-bit simulation target

Manually assemble bad shift amount, since assembler rejects

Resolves #51

Shorten the debug tests

Merge pull request #49 from riscv/no_examine_target

No Examine Target

Show the debug logs to stdout, to avoid travis timeouts

debug: remove unused auto_int function

debug: Allow skipping the ExamineTarget task.

debug: Allow skipping the ExamineTarget step by specifying misa

Merge pull request #47 from riscv/debug-0.13

Debug 0.13 Tests

Change Spike's RAM location to match the linker script

Link the infinate loop at 0x10000000

Spike appears to have a problem geterating DTS at 0x80000000.

Link in encoding.h instead of providing a path to it

debug: Update OpenOCD configs.

Copy debug/programs to the build dir, so debug-check runs

Merge pull request #48 from riscv/tests

Get the test running on Spike again

Disable another PRIV mention, for now

Disable the tests that touch PRIV, it's not implemented yet

Have the openocd invocation match the spike invocation

Disable some failing tests for now

Don't rely on Spike's default ISA

Don't use the RTOS, and do "reset halt"

This is the most reliable way to run the tests for now.

Let Spike have the default amount of RAM

Without this programs won't run.

Don't build openocd here, it's in riscv-tools now

debug: fix the make target for debug-check

debug: Use consistent 'sim_cmd' argument.

Merge remote-tracking branch 'origin/priv-1.10' into HEAD

Check UXL in sstatus

Test that superpage PTEs trap when PPN LSBs are set

Regularize control flow in dirty-bit test

Set ELF entry point correctly

Set FS before reading F registers

Add abort() for benefit of benchmark code

bump OpenOCD version

debug: Don't halt out of reset. It's unrealistic. Use a program which loops (actually it just gets an exception anyway).

debug: Use RTOS OpenOCD for Spike for now.

debug: Checkpoint restoring Spike functionality

Merge remote-tracking branch 'origin/newprogram' into debug-0.13

Merge remote-tracking branch 'origin/priv-1.10' into HEAD

Fix illegal-instruction test when S-mode is not implemented

debug: checkpoint trying to get 64 bit programs to compile as well.

debug: checkpoint of trying to get simulation tests working

debug: working with newprogram branch

Improve fp ldst/move tests; remove redundant fsgnj tests

Retrofit rv64mi-p-illegal to test vectored interrupts

Remove defunct IPI tests

Make ma_addr test work for systems with misaligned ld/st

Expand dirty-bit test to test MPRV and SUM

New PMP encoding

Prohibit relaxing the initial gp generation

I've added an additional linker relaxation that relaxes two instruction
pc-relative sequences to one instruction gp relative sequences when
possible.  This sequence now optimizes the initial gp generation to

  mv gp, gp

which is obviously bogus.  The fix is to disable relaxations when
setting up gp, preventing the linker from relaxing away this setup code.

Change the global pointer symbol to __global_pointer$

This changed a while ago in binutils.

Separate page faults from physical memory access exceptions

Fix FPU initialization code

Like tests, pass the benchmarks if XLEN disagrees

bump env

Add PMP test

Clean up benchmarks build

Clean up bmarks build

Remove smips/host-debugging cruft

Allow supervisor access to user pages in dirty-bit test

Avoid x3 (gp), which is now TESTNUM

Test mstatus.TW, mstatus.TVM, and mstatus.TSR features

Don't link ISA tests against libc

Permit flexible dirty-bit behavior

Check mbadaddr in ma_addr test

Resurrect spike debug support

Print an error message when the OpenOCD config file can't be read

Add assert to save me from myself.

spike passes the download test, but needs a 15 minute timeout. That's
too ridiculous to put in here, but 60s is reasonable.

Keep the DownloadTest source if the test fails.

Make pylint happy.

Talk to spike using OpenOCD instead of directly.