power_insn: support RC1/~RC1 in ff/pr

comment principle behind new tables in power_insn.py
https://libre-soc.org/irclog/%23libre-soc.2022-09-18.log.html#t2022-09-18T16:22:37

redo branch mode as a table, in power_insn.py

power_insn: adjust table comments

power_insn: another minor ld/st imm table cleanup

pysvp64asm: make zz also set src_zero

power_insn: minor CR cleanup

power_insn: minor cleanup

code-morph CR ops to table in power_insn.py
put 3/5-bit detection into one of the options to search in mask/val form

code-morph in power_insn.py - move table-search to separate area

LDST_IDX Mode converted to table
(and fixed bug double-LDST_IMM test) in power_insn.py

power_insn: support m/sm/dm specifiers

power_insn: pass record to specifiers

replace LDST_IMM mode with mask/value match table in power_insn.py

remove (invalid) NormalSaturationExtRM mode from power_insn.py
(was in SUBVL>1 which is now gone)

reduce NORMAL svp64 mode down to a mask-value search

remove subvector mode from power_insn.py

adapt test_12_mr to /mrr and /mr modes, svm is gone, /mr is missing

test_pysvp64dis: test mrr/svm specifiers

power_fields: fix __lt__ operator

power_insn: support mrr specifier

power_insn: support svm specifier

power_insn: sync RM modes

remove subvector mode from sv/trans/svp64.py

power_insn: support w/dw/sw specifiers

power_insn: decouple branch modes

power_insn: decouple cr_op modes

change sv/trans/svp64.py source/dest elwidth assembler naming
https://libre-soc.org/irclog/%23libre-soc.2022-09-18.log.html#t2022-09-18T09:40:40

test_pysvp64dis: test sw specifier

power_insn: support sw specifier

power_insn: decouple common normal and ld/st RM

power_insn: support ew specifier

power_insn: simplify subvl disassembly

add sat/satu test_12_sat to test_pysvp64dis.py

power_insn: fix sat checks

pysvp64asm: SVP64 instruction debug logs

whoops. mode-bits need to be put in MSB0 order. sigh

power_fields: fix mapping class accessor

power_fields: support boolean checks

power_insn: fix zz specifiers

power_insn: drop field length method again

power_insn: decouple base ld/st idx RM

power_insn: decouple base ld/st imm RM

power_insn: decouple base normal RM

power_insn: support saturation mode

power_insn: support dz/sz specifiers

add zz mode to sv/trans/svp64.py as a hack

remove sv.setvl/pk/up/pu - these are all gone in favour of using
a hack-job on svstep 0b11nn

add MASK_SRC to power_insn.py (SVmask_src from enums)

add SVmask_src enum, rename fields to EN and NO to make it easier
to detect/read

as a double-check sv_analysis new CSV column "SM" was all set to zero
by now changing it to 1, this diff/commit shows exactly which
files are now classified as MASK_SRC=enabled

add a "SM" column into RM*.csv (and LDSTRM*.csv) identifying if MASK_SRC
is active.  this makes disassembly much easier, no need to check RM type
or count the number of registers

add sv.add/ew=XX test to test_pysvp64dis.py

remove pack/unpack modes from power_insn.py, they no longer exist

selectable_int: drop redundant operators

power_insn: support vec2/vec3/vec4

power_insn: support specifiers

power_fields: fix comparison operators

power_insn: refactor and fix RM mappings

power_fields: fix field slicing

power_insn: fix mapping bits accessors

power_fields: support traversing over instances

power_insn: drop redundant table

power_fields: inherit docstrings upon remap

add vec2/3/4 test_pysvp64dis test

comments on test_9_fptrans

test_power_decoder: mark minor_19.csv as opint

test_pysvp64dis: test fptrans

selectable_int: replace bit_count with bit_length

sv_binutils_fptrans: adopt script for reuse

power_insn: postpone updating per-instruction operands

power_insn: perform faster PPC database lookups

sv_binutils_fptrans: fix disassembly

sv_binutils_fptrans: fptrans binutils generator

power_insn: support instruction bytes conversion

selectable_int: allow setting multiple bit

power_insn: allow accessing instruction bits

add minor_4.csv for maddld/maddhdu/maddhd and to insn_db.csv
also add test_pysvp64dis.py to check it asm/disasms

fix sprset mtspr/mfspr pseudocode with wrong definition of
spr, not existent in the Power v3.0 spec.

https://bugs.libre-soc.org/show_bug.cgi?id=917#c54
works fine, required removal of hack in ISACaller to uppercase spr
to SPR

add svp64 fptrans tests

include *all* fprs/gprs/cr-fields in SimState

fix sv_analysis for fpown and frootn

fix some typos

power_insn: support signed operands

power_insn: support branch RM

power_insn: support CR RM

power_enums: convert SVExtra to RegType

power_insn: refactor RM mapping

sv_binutils: support multiple opcodes; minor fixes

correct assrmbler in test_pysvpy4dis.py

fix X-FORM lines for fptrans -- I forgot Rc

add missing X-FORM lines for fptrans

add comment that fptrans test cases output values are probably not all correct

[skip ci]

add new fptrans unit tests

add fptrans support to isa caller

add fp support to TestRunnerBase

add first pack/unpack to ISACaller

add setter/getter properties to SVP64State, minor code-morph in ISACaller

remove pack/unpack from SVP64RMModeDecode, it is now in SVSTATE

add batch of instructions from
https://bugs.libre-soc.org/show_bug.cgi?id=917#c25