add WIP code for handling Slice and Cat in a unified way, supporting assignment
[ieee754fpu.git] / src / ieee754 / fcvt / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 370 fcvt_data_32_16.py
-rw-r--r-- 80 fcvt_data_64_16.py
-rw-r--r-- 80 fcvt_data_64_32.py
-rw-r--r-- 2483 rangelimited.py
-rw-r--r-- 7459 test_fcvt_f2int_pipe.py
-rw-r--r-- 4219 test_fcvt_int_pipe.py
-rw-r--r-- 913 test_fcvt_int_pipe_16_32.py
-rw-r--r-- 1270 test_fcvt_pipe.py
-rw-r--r-- 625 test_fcvt_pipe_32_16.py
-rw-r--r-- 625 test_fcvt_pipe_64_16.py
-rw-r--r-- 617 test_fcvt_pipe_64_32.py
-rw-r--r-- 879 test_fcvt_up_pipe.py
-rw-r--r-- 547 test_fcvt_up_pipe_16_32.py
-rw-r--r-- 547 test_fcvt_up_pipe_16_64.py
-rw-r--r-- 551 test_fcvt_up_pipe_32_64.py
-rw-r--r-- 72 up_fcvt_data_16_32.py
-rw-r--r-- 80 up_fcvt_data_32_64.py