rewrote the logic in div[02].py; fdiv/fsqrt/frsqrt all works!
[ieee754fpu.git] / src / ieee754 / fpdiv /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 5028 div0.py
-rw-r--r-- 5244 div2.py
-rw-r--r-- 6418 divstages.py
-rw-r--r-- 7803 nmigen_div_experiment.py
-rw-r--r-- 6996 pipeline.py
-rw-r--r-- 7375 specialcases.py
drwxr-xr-x - test