bit of reorg, trick on add - put carry in into the LSB
[soc.git] / src / soc / alu /
drwxr-xr-x   ..
-rw-r--r-- 2899 alu_input_record.py
drwxr-xr-x - formal
-rw-r--r-- 1923 input_stage.py
-rw-r--r-- 5109 main_stage.py
-rw-r--r-- 1213 maskgen.py
-rw-r--r-- 1565 output_stage.py
-rw-r--r-- 2633 pipe_data.py
-rw-r--r-- 799 pipeline.py
-rw-r--r-- 659 rotl.py
drwxr-xr-x - test