add option to specify UART16550 width (32/8)
[soc.git] / src / soc / bus /
drwxr-xr-x   ..
-rw-r--r-- 3617 SPBlock512W64B8W.py
-rw-r--r-- 0 __init__.py
-rw-r--r-- 6225 external_core.py
-rw-r--r-- 3078 simple_gpio.py
-rw-r--r-- 4028 sram.py
-rw-r--r-- 4625 syscon.py
drwxr-xr-x - test
-rw-r--r-- 5070 uart_16550.py
-rw-r--r-- 5069 wb_downconvert.py