add attempt at mapping between PortInterface and LoadStoreUnitInterface
[soc.git] / src / soc / experiment /
drwxr-xr-x   ..
-rw-r--r-- 15451 alu_hier.py
-rw-r--r-- 8686 compalu.py
-rw-r--r-- 15043 compalu_multi.py
-rw-r--r-- 27071 compldst_multi.py
-rw-r--r-- 15180 cscore.py
drwxr-xr-x - formal
-rw-r--r-- 14269 l0_cache.py
-rw-r--r-- 3559 lsmem.py
-rw-r--r-- 844 pi2ls.py
-rw-r--r-- 16566 pimem.py
-rw-r--r-- 48355 score6600.py
-rw-r--r-- 50517 score6600_multi.py
-rw-r--r-- 2323 sim.py
drwxr-xr-x - test
-rw-r--r-- 937 testmem.py