add simple wishbone GPIO peripheral
[soc.git] / src / soc / fu / test /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 18198 common.py