add forwarding-bus mode to Regfile Memory (and disable it)
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - formal
-rw-r--r-- 12369 regfile.py
-rw-r--r-- 5865 regfiles.py
-rw-r--r-- 838 util.py
-rw-r--r-- 5831 virtual_port.py