add CR read to DMI interface
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
drwxr-xr-x - formal
-rw-r--r-- 13265 regfile.py
-rw-r--r-- 6046 regfiles.py
-rw-r--r-- 838 util.py
-rw-r--r-- 6279 virtual_port.py