add MSR reading to issue FSM
[soc.git] / src / soc / regfile /
drwxr-xr-x   ..
drwxr-xr-x - formal
-rw-r--r-- 9545 regfile.py
-rw-r--r-- 5454 regfiles.py
-rw-r--r-- 838 util.py
-rw-r--r-- 5803 virtual_port.py