rather invasive reduction of SPR regfile size
[soc.git] / src / soc / simple /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 22490 core.py
-rw-r--r-- 49606 issuer.py
-rw-r--r-- 4444 issuer_verilog.py
drwxr-xr-x - test