part one of issuer_fix: add parameter to issuer_verilog.py
[soc.git] / src / soc / simple /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 53053 core.py
-rw-r--r-- 4618 core_data.py
-rw-r--r-- 22707 inorder.py
-rw-r--r-- 77456 issuer.py
-rw-r--r-- 8017 issuer_verilog.py
drwxr-xr-x - test