begin core in running state
[soc.git] / src / soc / simple /
drwxr-xr-x   ..
-rw-r--r-- 0 __init__.py
-rw-r--r-- 15937 core.py
-rw-r--r-- 9731 issuer.py
-rw-r--r-- 766 issuer_verilog.py
drwxr-xr-x - test